Cómo obtener datos BPSK de la señal I/Q

Estoy usando AD8347 (Demodulador de cuadratura de conversión directa de 0,8 GHz a 2,7 GHz) para demodular una onda portadora modulada BPSK. No se utiliza una frecuencia intermedia.

Al introducir la señal en este chip, pude obtener 4 salidas: IOPP, IOPN, QOPP, QOPN (salida de señal positiva, salida de señal negativa, salida de señal Q positiva y salida de señal Q negativa).

Los datos de origen son 115200 baudios BPSK modulados a una onda portadora de 2,4 GHz. ¿Cómo analizo las 4 salidas para recuperar los datos originales? Entiendo que la modulación BPSK significó que solo las señales IOPP e IOPN son útiles.

Respuestas (2)

Su señal recibida tiene varios parámetros deterministas pero desconocidos, la amplitud, el desplazamiento de frecuencia y el desplazamiento de tiempo de muestreo, y quizás algunos otros. Como mínimo, necesita un AGC para llegar a una amplitud conocida y deseada, un circuito de recuperación de portadora (bucle de Costas o un bucle de Gardner) y un circuito de recuperación de temporización de símbolo (compuerta temprana-tardía combinada con filtrado adaptado). Ah, y un dispositivo de decisión o cortadora

Para el AGC, decida la amplitud de la señal que desea, calcule el error en la señal recibida (amplitud de la señal Rx - amplitud deseada), filtre este error y luego utilícelo como entrada para un bloque de ganancia controlado numéricamente (un multiplicador). Suponiendo que haga esto correctamente, la amplitud de la señal se bloqueará en la amplitud deseada

Para el seguimiento de la portadora, se pueden utilizar muchos circuitos, asistidos o no asistidos por datos. para BPSK podría ser tan fácil como elevar al cuadrado la señal RX (que elimina efectivamente los datos, los filtra y luego retroalimenta la señal filtrada a un oscilador controlado numéricamente (ya sea un CORDIC o un multiplicador complejo). Google "bucle cuadrado".

Para la segmentación descendente, comparará su señal con alguna métrica, en el caso de BSPK en banda base compleja, el signo de su señal es lo que usa. Su señal recibida está en presencia de ruido, y desea hacer esa comparación en el centro (en el dominio del tiempo) de la señal recibida cuando está maximizada (o minimizada para los símbolos -1; las palabras correctas para usar son: cuando la señal está en un extremo local). Esta es la recuperación de sincronización de símbolos. Estoy menos familiarizado con esto, pero esto se puede hacer observando la derivada de la señal y determinando cuándo la señal aumenta, en un extremo local o disminuye. Haga los tres en paralelo y podrá obtener una imagen bastante buena de la sincronización de su símbolo.

Además, lo más probable es que haya una compensación de CC que deba compensarse.
Compensación de CC y probablemente desequilibrio/error de fase IQ. Estos parámetros son, desde mi perspectiva, más problemas de tarjeta de circuito/dominio analógico (?) que problemas de parámetros de señal desconocidos, si eso tiene sentido. ¿La compensación de CC probablemente requerirá ajustar el sesgo en las entradas de ADC?

Jotorious tiene razón. Sin embargo, según la información de la hoja de datos AD8347, este chip se basa en el clásico circuito de bucle de Costas con multiplicadores como detectores de fase. Entonces, para el paso de seguimiento del operador, debe usar el bucle Costas en lugar del bucle cuadrado.