¿Cómo es posible que la capacitancia de transferencia inversa de este FET sea tan baja?

Un FET tiene una capacitancia parásita, que se puede modelar como un capacitor entre cada uno de sus terminales (puerta, drenaje y fuente), a los que me refiero como C gd , C gs y C ds , como se muestra en la imagen a continuación.

ingrese la descripción de la imagen aquí

Los fabricantes de FET enumeran otras capacitancias en sus hojas de datos, que se denominan capacitancia de entrada C iss , capacitancia de salida C oss y capacitancia de transferencia inversa (o Miller) C rss . Hasta donde yo sé, estas capacidades se miden de la siguiente manera:

  • C iss se mide haciendo un cortocircuito entre el drenaje y la fuente, por lo que realmente son las capacitancias paralelas C gd y C gs , por lo tanto: C iss = C gd + C gs

  • C oss se mide acortando la puerta y la fuente, por lo que es C oss = C gd + C ds

  • C rss se mide entre la compuerta y el drenaje (sin cortocircuitar nada), por lo tanto es C gd más la capacitancia en serie de C gs y C ds : C rss = C gd + 1 / (1/C gs + 1/C ds )

Sin embargo, cuando miro la hoja de datos de un AO3162 , hay algo extraño: este dispositivo tiene valores típicos de C iss = 4.2 pF, C oss = 0.45 pF y C rss = 0.05 pF.

C gd debe ser muy pequeño, así que aproximo C gs = C iss y C ds = C oss . Sin embargo, la capacitancia en serie de estos es de 0,41 pF, mucho mayor que el valor medido para C rss . ¿Cómo es esto posible?

Qué útil Fet +1, es tan bueno como una válvula.

Respuestas (2)

C r s s no se mide colocando un medidor de capacitancia entre la compuerta y el drenaje y dejando la fuente abierta.

Se deduce del comportamiento de rampa, que está controlado en gran medida por la capacitancia de Miller, la corriente de puerta necesaria para cargar el C r s s capacitor, cuando el drenaje está cambiando de voltaje.

Esto es equivalente a realizar una medición de capacitancia de tres terminales a través de la puerta y el drenaje, con una terminal de protección en la fuente. Esto es capaz de medir los tres condensadores en ese diagrama de forma independiente, incluso para los valores muy diferentes que se muestran.

De hecho, tenga en cuenta el texto "PARÁMETROS DINÁMICOS" encima de la lista de la tabla Crss y también las condiciones: "VGS=0V, VDS=25V". Donde VDS = 25 V genera una amplia capa de agotamiento de drenaje que da como resultado una pequeña capacitancia en la puerta. Cgd puede variar mucho dependiendo de cómo se use el NMOS (condiciones de polarización).
Vale, entiendo. Entonces, ¿es posible calcular los valores individuales Cgd, Cgs y Cds a partir de Ciss, Coss y Crss dados? Si no es así, ¿cómo modelo estas capacidades para analizar un circuito?

Parte de la respuesta se puede deducir de Rds(on), que es de 500 ohmios (máx.), diez mil veces el Rds(on) de un MOSFET de conmutación típico (por ejemplo, 0,05 ohmios).

Los MOSFET de conmutación de alta potencia generalmente se implementan como miles de MOSFET más pequeños conectados en paralelo, lo que los hace aptos para los procesos de fabricación de VLSI, pero ajustados para un voltaje más alto.

Las resistencias de encendido individuales de cada FET se suman en paralelo para formar los valores absurdamente pequeños (miliohmios) que ve para todo el dispositivo.

Desafortunadamente, los valores de capacitancia parásita también se suman en paralelo, razón por la cual los valores de pF que esperaría para un MOSFET individual crecen hasta los valores de nF que ve para el dispositivo total.

Entonces. si también escalamos el Crss en 10000, veríamos 500pf (típico) o 700pf (máximo), que está más cerca de los valores que esperaría para un dispositivo escalado de 50 mohm.

Por lo tanto, mi hipótesis es que este dispositivo es un solo FET o una matriz pequeña (2,4 más o menos) optimizada para conmutación de baja corriente donde unos pocos cientos de ohmios Rds (encendidos) no importan. Las fotos de los dados serían interesantes...

Sin embargo, no es una explicación completa, ya que el Crss (en escala de 10000) no está del todo en el rango típico de nF.

Pero, ¿observa que el voltaje de ruptura es inusualmente alto, a 700 V? Eso implica capas dieléctricas inusualmente gruesas, para mantener la fuerza del campo (en voltios/metro) entre el drenaje y todo lo demás dentro de los límites normales.

Y aumentar el grosor dieléctrico en cualquier capacitor reducirá la capacitancia.

Entre estos efectos (escala y ajuste para alto voltaje) creo que podemos explicar la capacitancia inusualmente baja.

Entiendo tu punto. Entonces, en realidad, cuando estoy buscando un MOSFET con Crss excepcionalmente bajo, ¿es una buena idea buscar un dispositivo con Rds alto (encendido) y alto voltaje de ruptura?
Creo que encontrarás una buena correlación allí. Otro enfoque sería multiplicar Rds(on) por Crss por algunos FET para obtener una cifra de mérito: vea cómo se correlaciona eso con Vds(max). Puede encontrar una familia de dispositivos que rompa la curva... pero dudo que la rompa por mucho. Ahora, ¿cuál es su propósito en la búsqueda de pequeños Crss? Puede haber respuestas arquitectónicas, como válvulas de tetrodo (o "MOSFET de doble puerta" que se ven en los amplificadores de RF de la década de 1980) o configuraciones de cascodo, o incluso formas de cancelar la capacitancia de Miller (como los circuitos "neutrodinos" de la década de 1920)
Estoy siguiendo la guía de Philipp Hobbs para construir una interfaz de fotodiodo . El ancho de banda y la SNR del circuito se pueden mejorar sustancialmente insertando un transistor de base común antes del amplificador de transimpedancia, que aísla la capacitancia del fotodiodo de la entrada del amplificador. Sin embargo, todo el propósito se pierde si el transistor agrega más capacitancia a tierra (a través de Cgd) a la entrada inversora de la que solía aislar...
Está bien, si está trabajando en una entrada inversora, no hay una multiplicación de Miller de la capacitancia inversa, por lo que un cascode no dará nada desde el punto de ancho de banda.
Echa un vistazo a antena.fe.uni-lj.si/literatura/VajeVT/Tetroda/pdf/BF981.pdf
Ahora que es un mosfet de doble puerta y si lo entiendo correctamente, Crss es la capacitancia entre el drenaje y la primera puerta. ¿Qué pasa con la capacitancia entre el drenaje y la segunda puerta?
La hoja de datos enumeró eso como 1 pF, pero generalmente g2 está conectado a una polarización de CC, no a la señal de entrada.
Pensé que Cig2-s es un límite entre la segunda puerta y la fuente, no un límite entre la segunda puerta y el drenaje. ¿O me estoy perdiendo algo? Correcto, pero en un transistor de base común conectaría ambas puertas a tierra, ¿no? De todos modos, si G2 está conectado a tierra o a una polarización de CC, no hay diferencia en las señales de CA pequeñas.
¿Cómo es posible que la capacitancia de transferencia inversa de este FET sea tan baja?
RespuestasAquíPolítica de privacidad1y, 0v