Estoy tratando de simular un modelo eléctrico basado en el modelo de batería Ceraolo para batería de plomo-ácido. El desafío en este modelo es determinar los parámetros que lo describen.
Puedo entender y estimar la mayoría de los parámetros. Sin embargo, todavía no está claro para mí cómo los parámetros descrito en el papel.
El problema en este caso es que la ecuación utilizada para definir utiliza el valor de que no es un valor obtenido a través de pruebas de laboratorio.
Para quien conoce y entiende el modelo, se sabe que es la fuente de voltaje responsable de la fem al "comienzo" del circuito en cuestión, mientras que la Figura 4 representa el voltaje en los terminales de la batería (es decir, al "final" del circuito). Es por esta razón que creo que no es posible utilizar los valores de prueba para configurar el , ya que los valores de prueba ya muestran el voltaje terminal de la batería.
La ecuación de la que hablo:
Figura 4
La tabla con los valores de voltaje correspondientes a la Figura 4
Los parámetros que Ceraolo obtuvo a partir de estos datos fueron
Es fácil darse cuenta de que el valor de se puede obtener directamente de las pruebas, pero para aquellos que tendrán paciencia, ¿cómo obtendré el valor de si no es posible conseguir a través de laboratorios de prueba?
Creo que he proporcionado toda la información necesaria para la duda. Si necesita algo más, por favor hágamelo saber. El artículo se adjunta al principio de la publicación.
Solo un comentario largo ... no una respuesta ...
No tengo la paciencia para seguir el modelo termoquímico cuando el autor ignora por completo las propiedades eléctricas de todas las baterías y supercaps efectos eléctricos de doble capa .
En el modelo eléctrico simple, la batería tiene una capacitancia ESR1 baja, C1 en xx kFaradios, que es responsable de las caídas de voltaje de carga a corto plazo con corriente alta, por ejemplo, prueba CCA que se reanuda al voltaje anterior con transferencia de carga desde el valor C2 más alto (y ESR2 más alto). ) para pruebas de carga lenta de 10 h (índice Ah)
El modelo más complejo tiene más capas de n capas de carga C, no solo 2, pero generalmente adecuadas con las tolerancias de resultados esperadas.
simular este circuito : esquema creado con CircuitLab
La batería aumenta en ESR rápidamente como SoC < 10 % y aumenta > 100 veces cuando está agotada con < 1 % de la capacitancia. (es por eso que el voltaje de la batería cae rápidamente cuando se carga en una celda muerta, luego se restaura rápidamente después de quitar la carga)
Sin embargo, es bien sabido que las baterías reducen la ESR con el aumento de la temperatura y entregan más corriente, a expensas de un envejecimiento significativamente más rápido, lo que también tiene efectos significativos en la sulfatación de la placa a alta temperatura o bajo SoC durante períodos prolongados, lo que provoca un aumento de >10 veces en la ESR y fugas. a través de la celda.
También es bien sabido que las celdas SLA requieren un nivel de CV con compensación de temperatura después de CC debido al coeficiente de voltaje térmico, que puede consultar.
Además, cuando salen de fábrica 6 celdas de 2 V en serie con propiedades eléctricas de celda de <<1 %, se puede medir en celdas inundadas por voltaje de celda individual bajo pulso y carga estática y también gravedad específica, sg que se correlaciona bien con sg bajo y ESR alto y baja capacitancia (Ah)
El efecto del envejecimiento sigue la teoría del eslabón débil de que la célula más débil alcanza primero el 0% y el 100% de Soc y esto envejece aún más la célula. Sin embargo, breves pulsos de alta corriente, Pavg bajo resuena cristales de suplantación de placas para romper e inundar la celda. La cavitación de ácido a corto plazo se utiliza para rejuvenecer las placas de la sulfatación si el daño es a corto plazo.
Entonces, sabiendo lo anterior por experiencia personal de análisis y pruebas, no tuve la paciencia para mirar solo los potenciales electrotérmicos. sierra
Las pruebas Maxwell Supercap tienen en cuenta el modelo anterior en el plan de prueba para obtener el equivalente C utilizando "tiempos de descanso entre descargas"
http://www.maxwell.com/images/documents/1007239-EN_test_procedures_technote.pdf
Los electrolíticos ps y las cerámicas de alto Dk también tienen el "efecto memoria" de las dobles capas eléctricas, por lo que nunca se deben usar tapas de cerámica que no sean NP0 en los circuitos de S&H.
marcus muller
SrnLord
marcus muller