¿Cómo colocar condensadores de desacoplamiento en una placa de cuatro capas para componentes de orificio pasante?

Por lo que he leído en línea, para los componentes SMT debe haber rastros desde los pines VCC/GND hasta el capacitor y luego las vías hasta los planos de tierra y alimentación.

La situación es un poco diferente para las placas de orificio pasante, porque los pines VCC y GND se conectarán directamente a los planos de tierra y alimentación. En esta situación, ¿se necesitan rastros del condensador de desacoplamiento? ¿No se puede colocar el capacitor de desacoplamiento cerca del chip y simplemente conectarlo a los planos con vías?

¿Qué es exactamente el agujero pasante, el chip, las tapas o ambos?
@SpehroPefhany, el chip tiene un orificio pasante, el capacitor está montado en la superficie (lo siento, debería haberlo mencionado).
Esfuércese por minimizar las áreas de bucle. Esto minimiza la energía almacenada, porque es probable que también se minimice la inductancia.
Ok, lo pensé y decidí que minimizar el área del bucle es el camino a seguir, ya que me da algo objetivo y concreto a lo que aspirar. Puede haber algo de mérito en el DerStrom8enfoque de , pero es demasiado magia negra para mí y, en última instancia, requiere mucho más esfuerzo en CAD que simplemente colocar el condensador cerca del chip y dejar caer algunas vías.

Respuestas (3)

La mejor manera de colocar condensadores de desacoplamiento es visualizar el bucle de corriente que creará su IC.

El propósito de la tapa de derivación es acortar este bucle. (Ilustración prestada de Macrofab).

bucle vs sin bucle

A la corriente realmente no le importa si está viajando a través de un plano o un rastro. Todo lo que importa es la longitud del bucle. Sé breve y estarás bien.

Puede suponer que la corriente viajará en línea recta a través de su avión para llegar al límite de derivación. Esto no es estrictamente cierto, pero lo suficientemente cerca para la mayoría de los propósitos.

Para obtener una explicación más detallada, consulte esta publicación de Macrofab.

Hace muchos años aprendí que no debes conectar los pines del IC directamente al avión y simplemente colocar el capacitor al lado. Me dijeron que primero debe conectar los pines de suministro al capacitor y luego conectar los pines/almohadillas del capacitor a VCC y GND. Para evitar que los planos/vertidos se conecten directamente a los pines IC de orificio pasante, generalmente coloco un recorte alrededor de la almohadilla. Esto obliga a cualquier transitorio a "golpear" primero el condensador antes de llegar a los pines del IC. Esto asegura que el capacitor desacople directamente los pines del IC.

EDITAR: Por favor, lea los comentarios. Este ha sido un tema debatido durante décadas y hay dos escuelas principales de pensamiento. Personalmente, sigo las instrucciones que mencioné anteriormente, pero los comentarios describen el otro lado y estoy abierto a la posibilidad de que, de hecho, sean precisos. No he realizado ningún tipo de prueba en el mundo real para determinar qué método es "mejor".

Tiene sentido. Es hora de desechar mi circuito en kicad y empezar de nuevo o_O.
Como dice la otra respuesta, lo único que importa es el área del bucle del capacitor. El dispositivo de orificio pasante aún se puede conectar al plano de tierra y por qué no hacerlo, ya que tiene que hacer un orificio para montarlo.
@luckybot Esto se ha discutido entre ingenieros durante décadas y solo estoy repitiendo lo que he aprendido a lo largo de los años de muchos otros profesionales. Sí, estoy de acuerdo en que el área de bucle minimizada y la inductancia de conexión son los factores más críticos. El beneficio de colocar el capacitor de desacoplamiento como lo describí es que, según el diseño específico y desde qué dirección se suministra la corriente, si la densidad de corriente es menor cerca de la tapa de desacoplamiento que cerca del pin IC, será menos efectivo contra los transitorios. y caídas de voltaje en el suministro al pin (menos inmunidad al ruido).
Además, según el tamaño de la vía y el grosor de la placa, puede reducir la inductancia conectando la almohadilla del condensador directamente al pin IC VCC en lugar de dejarlo caer a través de una vía a un plano.
@DerStrom8: No estoy de acuerdo con que nunca deba conectar los pines IC directamente al avión. Si el plano más las vías tienen menor impedancia, es mejor conectar al plano que al cap.
@StefanWyss Sí, como mencioné, este ha sido un tema muy debatido durante décadas, y estoy abierto a la posibilidad de que lo que aprendí hace muchos años sea incorrecto. La comprensión de los circuitos electrónicos ha cambiado bastante desde entonces;)
@DerStrom8: Franz Joachim ha escrito un excelente libro (EMV) sobre este tema (no sé si está disponible en inglés). De ahí aprendí: 1) Si usa múltiples tapas de desacoplamiento para un pin, entonces todos deberían tener el mismo valor. 2) El valor de las gorras es menos importante que el tamaño físico de la gorra. 3) Para PCB de 2 capas, conecte siempre las tapas primero. 4) Para multicapa, puede ser mejor conectar primero el plano.
@StefanWyss Interesante. No estoy de acuerdo con el n. ° 1, pero ciertamente puedo ver que los tres restantes son potencialmente precisos. Re. N.° 1, a menudo es necesario usar múltiples tapas de derivación de diferentes valores para desacoplar el suministro del ruido de diferentes frecuencias. Si observa el gráfico de ESL de un condensador frente a la velocidad de borde, notará que forma una "V" distinta, siendo la parte inferior de la "V" la ESL más baja. Si los dispositivos en su tablero están cambiando a diferentes velocidades, puede ser necesario usar múltiples límites de diferentes valores para minimizar el ESL en el rango de frecuencias.
Edité mi respuesta para dirigir al lector a estos comentarios para obtener más información, así como para aclarar que esto es solo lo que aprendí . Esta discusión ha sido muy informativa y es posible que tenga que investigar esto más a fondo.
@DerStrom8: trato de explicar por qué no es bueno usar múltiples tapas de derivación con diferentes valores. Tienes razón con la forma de "V" en los gráficos. Pero múltiples "V" a diferentes frecuencias en paralelo conducen al siguiente problema: cada tapa se puede modelar como serie R, L y C paralela. Si tiene varias tapas, la L de una tapa también forma un circuito de resonancia paralelo con el C de otro. Esto conduce a regiones entre las "V" donde tiene una gran impedancia (circuito de resonancia en paralelo), por lo que su gráfico combinado se parece más a "v^v^v". Esto se muestra en algunos gráficos en el libro que mencioné.
@StefanWyss Realmente interesante. ¿Cómo podría explicar los cientos de hojas de datos que he visto que establecen específicamente que se requieren múltiples límites de derivación de diferentes valores? ¿Quizás se supone que los picos de impedancia no afectan a estos dispositivos? Los FPGA son un ejemplo importante de tales requisitos.

Con respecto a la discusión sobre el tema "múltiples límites de desacoplamiento con diferentes valores" en los comentarios de la pregunta, encontré un gráfico que ilustra esto:ingrese la descripción de la imagen aquí

a) es 100nF, 10nF y 1nF en paralelo b) es 3x 100nF en paralelo

Solo debe colocar múltiples tapas de diferentes valores si las tapas tienen una ESR alta que amortigua las resonancias o si no le importan las resonancias altas pero quiere tener baja impedancia a una frecuencia específica.

Para el desacoplamiento de banda ancha, b) siempre es mejor que a).

¿Cómo colocar condensadores de desacoplamiento en una placa de cuatro capas para componentes de orificio pasante?
RespuestasAquíPolítica de privacidad1y, 0v