El diseño es básicamente una copia de un diseño de referencia. Usé algunas herramientas diferentes para calcular la impedancia de la traza con diferentes resultados. Si bien el fabricante usa Si9000, el resultado no coincide con lo que obtienen las otras herramientas.
Las preguntas son:
Las preguntas son principalmente sobre el elemento de impedancia diferencial de la capa interna [4] a continuación.
En la lista a continuación, [1] es la información de acumulación del diseño de referencia; [2] y [3] son los procesos para obtener el resultado lo suficientemente cerca del objetivo de diseño de referencia para saber que la herramienta es válida; y [4] es el cálculo en cuestión porque es un 5 % superior al objetivo o un 10 % inferior.
[1] La información de acumulación de referencia se lee desde un .brd
archivo original mediante un "Visor físico libre de Allegro 17.2" . La captura de pantalla es como se muestra en la imagen q1-pro-pcb.png . Como también se observa en la imagen, los cálculos posteriores se basan en: [2] impedancia de un solo extremo de la capa superior; [3] impedancia diferencial de capa superior; [4] impedancia diferencial de la capa interna.
[2] Calcule la impedancia final de la señal de la capa superior: Dos herramientas están dando Zo=48
y Zo=47
. Suponiendo que ambos sean lo suficientemente precisos.
W=3.5, H=2, F=500MHz, T=1.05, Er=4.5
, el resultado es Zo=48 Ohms
. Esto está lo suficientemente cerca del objetivo de 50 ohmios. Da un Effective Er=3.12
.Microstrip Zo
. Establecer w=3.5, t=1.05, h=2, Er=3.12
, el resultado es Zo=46.3
. Cambie a t=1.0
, el resultado es Zo=46.9
.[3] Calcule la impedancia diferencial de la capa superior:
Microstrip Zdiff
. establecer w=3, d=6.5, t=1, h=2, er=3.12
_ El resultado Zd=100.6
es[4] Calcule la impedancia diferencial de la capa interna:
Asymmetric Zo
. Establecer w=3, t=1, h=3, h1=10, er=3.12
, el resultado es Zo=57.143
. Luego elige Zdiff from Zo
, establece Zo=57.143, d=7, h=14
, el resultado es Zd=104.984
.H1=10, H2=4, Er1=Er2=4.5, S1=7, W1=W2=3, T1=1
el resultado Zdiff=90.02
. Ver la imagen q42-polar-si9000.png Todos los resultados son precisos para las suposiciones y los parámetros que ingresaste. Como veo, te tomaste la libertad de usar valores casi arbitrarios para la constante dieléctrica, de 2.45, 3.11-12, a 4.5. Y el 5 % o el 10 % no hace ninguna diferencia y, por lo general, es imposible alcanzarlo desde los primeros cálculos, si es que alguna vez lo hace.
Lo que debe hacer es obtener su fabricante de PCB preferido y solicitar su apilamiento, espesor de cobre, espesor de prefijación y constante dieléctrica. Con sus tolerancias de fabricación garantizadas. Luego elija alguna geometría de traza razonable. No olvide notificar a la casa sobre el "diseño controlado por impedancia", una buena casa corregirá el ancho de sus trazos por sobregrabado, por lo que el ancho final será el especificado. E incluir varias variantes de cupones de prueba, con puntos de acceso a un VNA. Si realmente cree que necesita trazos con una coincidencia superior al 10 % (o si tiene algún gerente paranoico), pruebe la impedancia de sus cupones y, si no cumple con sus expectativas, corte el tablero y verifique las dimensiones del trazo/pila. , y responda a la casa de fabricación o haga los ajustes necesarios. Y girar otra tabla,
minghua