¿Cómo afectaría la interfaz del transceptor SFP+ (Lineal vs Limiting) a mi diseño?

En mi placa, me gustaría reemplazar un puerto RJ45 con un transceptor SFP+ para aumentar la velocidad de datos a 10 Gbps. Al elegir un módulo SFP+, me di cuenta de que las únicas interfaces compatibles con MSA pueden ser limitantes, lineales o ambas, mientras que veo que se recomienda una interfaz reprogramada (que existe en XFP y algunos módulos SFP+ no compatibles) para comunicarse con algunos FPGA . Estoy buscando finisar (FTLX8571D3BCV) y xilinx kintex-7 para comunicarme. ¿La falta de módulo CDR causa problemas?

Soy un novato en estos campos, así que avíseme si necesita más información para aclarar.

Preocupado por su pregunta, Martin Zabel y yo investigamos módulos reprogramados. Como sabemos, los módulos retemporizados usaban, por ejemplo, conectores XFP que proporcionaban un par de relojes diferenciales para el transmisor y el receptor para la reprogramación. El estándar XFP está desactualizado y actualmente se utiliza (Q)SFP+. Probamos una conexión de placa a placa de KC705 a VC707 con 2 adaptadores SFP a SATA y 1 m de cable cruzado SATA a 10 GHz. Funciona. Entonces, los transceptores son lo suficientemente buenos para manejar la interfaz eléctrica.
¿Cómo puedo probar mi módulo sfp+ con un FPGA (por ejemplo, un zynq 7000)? ¿Podría guiarme a algún documento/tutorial o pasos para configurar una prueba? Estoy pensando en alimentar el Rx con un generador de señales y conectar un osciloscopio al extremo Tx mientras uso un loopback en el módulo SFP+, pero realmente no he encontrado más pasos detallados o información sobre los parámetros de prueba y la configuración.
Utilizamos el generador de núcleo Xilinx para crear el núcleo PCS 10GBASE-R. Este núcleo viene con un diseño de ejemplo (generador de marcos + comprobador). Solo necesitábamos cambiar los pines del reloj de referencia y las entradas del archivo UCF para que coincidieran con nuestras placas. Xilinx ofrece una guía de usuario del bloque IP de LogiCore para obtener una descripción general general. Se piden los módulos 10GBASE-SR.

Respuestas (1)

No creo que sea tan fácil.

El SFP+ requiere un FPGA con un transceptor de alta velocidad. No todas las FPGA las tienen disponibles y las que las tienen (como Virtex-7) no suelen estar conectadas al conector RJ45 de la placa de desarrollo.

Para poder tener dicha funcionalidad, necesita una placa FPGA que ya tenga un SFP+ como esta placa: Placa de desarrollo Xilinx Virtex™ 6 PCI Express Gen 2 / SFP / USB 3.0de High-Tech Global . O compre una tabla como esta: Placa de expansión Xilinx Dual SFP+De Xilinx: http://www.xilinx.com/products/boards-and-kits/1-3y8uy5.html

Gracias Farad. Planeamos usar un chip FPGA zynq xilinx de la serie 7 que tendrá transceptores de alta velocidad. Sin embargo, la placa host está diseñada por nosotros. Sé que la implementación es factible, pero no he podido encontrar suficiente información sobre las diferencias en el diseño de varias interfaces.
Si planea hacer el diseño usted mismo, debe consultar las pautas que Xilinx ha puesto a disposición para el diseño de placas y el diseño de FPGA. La "Guía de transceptores UG476-7Series" es uno de los buenos puntos de partida. En cuanto a una mirada más profunda sobre el uso de transceptores de varios gigabits, puede echar un vistazo a esta presentación de PowerPoint de Xilinx www.keysight.com/upload/cmc_upload/All/5XilinxTheDos.pdf no es específico para ningún FPGA y debería ser útil para usted también.
@FarhadA, voy a usar SFP+ con transceptores Lattice ECP5M de 3,2 Gbps. ¿Va a funcionar para PCIe (2.5Gbps)?
¿Cómo afectaría la interfaz del transceptor SFP+ (Lineal vs Limiting) a mi diseño?
RespuestasAquíPolítica de privacidad1y, 0v