Circuito síncrono de 2 bits que opera solo con reloj [Q]

Estoy intentando hacer el siguiente circuito de telefonía digital aplicando multiplexación por división de tiempo (TDM).

Tengo problemas para descubrir cómo crear un contador de 2 bits que cuente de 0 a 3, agregando uno en un flanco ascendente de un reloj, y luego restablece el conteo a cero y así sucesivamente.

El contador de 2 bits actuará como línea selectora para el MUX, DMX y el decodificador de 2 bits.

Estoy planeando implementar un JK Flip-Flop síncrono, pero requiere dos entradas (J y K) además del reloj. De acuerdo con el diagrama a continuación, la única entrada en el contador y que ejecuta el contador es el reloj. Entonces, ¿cómo puedo implementar un JK sin necesitar las entradas JK y solo el reloj, o hay un mejor flip-flop/latch que se pueda usar? Tenga en cuenta que solo tengo 2 semanas de experiencia en el diseño de circuitos digitales, así que no sé mucho.

ingrese la descripción de la imagen aquí

El contador asíncrono estándar de 2 bits usa solo 1 D FF dual con entrada Qbar1 a D1 y Q1 a CLK2 y nuevamente Qbar2 a D2 con {Q1; Q2) salidas con entrada de reloj de flanco ascendente Q1=/2, Q2=/4 74HC74 a CLK1

Respuestas (2)

Hay todo tipo de formas.

JK

esquemático

simular este circuito : esquema creado con CircuitLab

T (esencialmente un JK con ambas entradas unidas

esquemático

simular este circuito

D (Esencialmente un JK con la K invertida, y ambos unidos)

esquemático

simular este circuito

Tenga en cuenta que la implementación de JK vincula las entradas del primer FF alto, y esto no se muestra como una entrada en la mayoría de los contadores.

¿Qué representa FF y Logic High?
@SajSeesSound - ¿Sabes cómo la lógica trata con 1 y 0? Bueno, en la mayoría de los sistemas lógicos, un 1 es un voltaje alto y un 0 es un voltaje bajo. Entonces, un nivel lógico alto es un 1. En CMOS, esto se hace más fácilmente conectándose a la fuente de alimentación lógica. FF significa "flip-flop".

Esta es la forma más común de usar un 74HC74

ingrese la descripción de la imagen aquí

Pero dado que no solo necesita un reloj de 8 KHz y un contador de 2 bits, necesita un contador de 24 canales para decodificar el primer intervalo de tiempo, lo que generalmente se hace con un CD4020 y puertas para / 24 para DS1 o use binario direccionable 1 de 24 puertos MUX

Eso no es un contador síncrono. Es un contador de ondas.
Habiendo diseñado un equipo de prueba DS1 BER para 1.544 Mb/s y 8kHz frame rate anteriormente. Entiendo los requisitos. Dependiendo de cómo se haga el MUX DEMUX, puede sesgar los "tiempos de puerta del contador síncrono". Todo lo que digo es que así es como se hace con mayor frecuencia en estas frecuencias MUX lentas. el enlace en serie se resincroniza con el reloj de bits maestro, por lo que los contadores sincrónicos son completamente innecesarios aquí
Circuito síncrono de 2 bits que opera solo con reloj [Q]
RespuestasAquíPolítica de privacidad1y, 0v