Circuito de conmutación de onda cuadrada de 65 V

Estoy tratando de generar una onda cuadrada de 65 V muy similar a la publicación que se encuentra aquí: la señal Mosfet PWM no es cuadrada

Mi carga tiene una configuración ligeramente diferente (las he probado en ambos sentidos), pero el problema que tengo es muy similar al cartel original en el enlace de arriba.

Básicamente, estoy cambiando un FET que está conectado a un suministro de 65 V CC a través de una resistencia de 10 kΩ y colocando mi carga en el FET. Aquí está mi circuito:

ingrese la descripción de la imagen aquí

Aquí están mis tiros de alcance; el azul es el voltaje a través de la carga y el amarillo es la señal de la puerta:

ingrese la descripción de la imagen aquíEstoy preguntando cómo puedo hacer que ese borde ascendente a través de la carga sea rápido y nítido. El borde redondeado me impide alcanzar los 65 V cuando aumento la frecuencia de conmutación, ya que la capacitancia en la carga y mi resistencia hacen que el voltaje en la carga aumente demasiado lentamente. Las capturas de pantalla muestran una frecuencia de 60 Hz, pero me gustaría llegar a unos 10 kHz.

Mi carga es una película difusora de PLDC y hay aproximadamente 1 μF de capacitancia parásita integrada en el material que no puedo eliminar. También soy consciente de que puedo reducir la resistencia de 10 kΩ en el drenaje del FET, pero dado que mi voltaje máximo es de 65 V, la reducción de la resistencia comienza a poner bastante potencia en esa resistencia que me gustaría evitar.

La única otra forma que se me ocurre para que esto suceda es poniendo otro FET en paralelo con la resistencia de drenaje y sincronizando e invirtiendo la señal de puerta de este otro FET de modo que se encienda cuando el otro se apague y viceversa.

Pero, ¿hay una mejor manera que esta?

Intenté colocar la carga en lugar de la resistencia de 10 kΩ con el desarrollo de voltaje a través de la carga siendo menor. Con respecto a que el FET no se enciende por completo, estoy usando un generador de frecuencia y aumenté el voltaje de encendido a 10 V sin resultados diferentes, así que no creo que ese sea el problema, vea mis fotos de alcance a continuación. El amarillo es la unidad de compuerta, el azul es el voltaje en el FET, el púrpura es el alto (65 V) y el rojo es el voltaje en la carga.

ingrese la descripción de la imagen aquí

Vas a necesitar un tira y afloja como sospechas. Entonces tendrá que evitar los disparos (si ambos transistores estuvieran encendidos simultáneamente). También deberá observar la corriente máxima que entra y sale del capacitor, por lo que es posible que necesite un poco de resistencia entre la salida y la carga. Eche un vistazo a los diseños de puente en media H.
¿Puedes poner el FET en serie con la carga (entre la carga y GND) y deshacerte de la resistencia por completo?
¿Está simplemente tratando de encender y apagar la carga? Si es así, haga lo que dijo @evildemonic.
No menciona la resistencia intrínseca de su carga, solo que tiene aproximadamente 1 m F . Si usted está buscando 10 kHz (lo que para mí implica bordes que son aproximadamente el 10% de eso para estar cerca del cuadrado), entonces esto implica aproximadamente 7 A más o menos, continuo (lo que implica un riel que es mucho más alto que sesenta y cinco V para mí.) Si se carga pasivamente desde un sesenta y cinco V a través de un transistor, 3 τ = 1 10 100 m s R SRC 3 Ω . Y eso es solo si se siente cómodo con el 20% del tiempo de su ciclo gastado en subir y bajar.
La medición de la resistencia a través de la carga da 2 Mohmios. Y por extraño que parezca, cuando elimino los 10K y coloco la carga en su lugar como se sugirió, el voltaje desarrollado a través de la carga es incluso menor que en mi configuración original.
Entonces debemos estar perdiendo algo. ¿El FET no se enciende (totalmente)? Si el drenaje está en GND, ¿cómo no puede tener voltaje completo en su carga?
¿Cuál es el voltaje a través del FET cuando intentas esto?
Hay muchas maneras mejores. ¿Le gustaría conservar la carga? reducir el tiempo de subida a <5% ? o eso importa? en lugar de cambiar a tierra, también puede cambiar el lado de 0 V a 65 V y aún tener 0 V en C. También puede usar el método Push=pull y RLC con baja pérdida. ¿Cual prefieres?
@TonyStewartSunnyskyguyEE75 ¿Qué quiere decir con "cambiar el lado de 0V a 65V y aún tener 0V en C"?
@TraderJose Derivación de lado alto para devolver la carga al suministro frente a descarga lateral baja a tierra usando un puente completo frente a un solo interruptor
"El borde redondeado me impide alcanzar los 65 V... Me gustaría llegar a unos 10 kHz" ¿el voltaje solo tiene que llegar a 65 V al final del tiempo de pulso, o lo necesita para llegar allí? ¿más rápido? (y si es así, cuánto más rápido)?
Idealmente, tendría que llegar más rápido, pero al menos necesita llegar al final del tiempo de pulso. En este momento ni siquiera estoy en el parque de pelota.
Use un medio puente o un puente completo para impulsar su carga. Necesitará un controlador adecuado para los FET que son fáciles de conseguir.

Respuestas (3)

Puedo pensar en 2 enfoques de filtro:

1) un filtro RLC controlado por impedancia para una transferencia de potencia máxima, por lo tanto, una eficiencia del 50 %, usando C como carga

2) Un filtro RLC basado en el requisito de tiempo de subida del usuario a f, Vpp dados,
por lo tanto, dV/dt =Ic/C y dI/dt=V/L con bajo Q <2 y menor pérdida, pero mayor demanda de potencia máxima para la misma energía almacenado en carga C.

Usando 1)

  • con un periodo de 100 us de ciclo y 10 us de tiempo de subida al 50% de eficiencia
  • calcule la potencia promedio descargada en R.

    • E=0.5CV² = 0.5 * 1uF * 65V² = 2.1 mJ = 2.1 W-us significa 21 Watts en 10us
    • por lo tanto, aquí hay un diseño rápido y sucio

ingrese la descripción de la imagen aquí

Ese es un software genial, ¿cómo se llama?
Falstad Javascript en cualquier navegador tinyurl.com/t8ytelg Vale la pena la curva de aprendizaje
Increíble ¡Gracias por el consejo!

También soy consciente de que puedo reducir la resistencia de 10K ohmios en el drenaje del FET, pero dado que mi voltaje máximo es de 65 V, la reducción de la resistencia comienza a poner bastante potencia en esa resistencia que me gustaría evitar.

Puede evitar parte de la pérdida de energía, pero no toda. Cada vez que se carga o descarga un capacitor a través de una resistencia, siempre habrá una pérdida de energía, ya que solo el 50% de la energía se usa para cambiar la carga del capacitor. El otro 50% se disipa en la resistencia.

Simulé su circuito en LTspice con un suministro de 65 V, IRF530 y una resistencia pullup de 10 kΩ, impulsado con una onda cuadrada de 58,65 Hz. Desafortunadamente, con una capacitancia de 1 uF, la curva no coincidía con su pantalla, así que la ajusté a ojo, lo que requirió 330 nF. Con estos valores, la resistencia de 10k disipó 254 mW y el MOSFET extrajo una corriente máxima de 85 A al descargar el capacitor (¡muy por encima de su capacidad nominal!).

Luego aumenté la frecuencia a 10kHz y bajé el valor de la resistencia a 60Ω. Esto produjo una forma de onda similar, pero la resistencia disipó 42 W, de los cuales 35 W se debieron a que se bajó a tierra mientras el FET estaba encendido.

Para eliminar esa pérdida innecesaria, creé un circuito de medio puente con 2 MOSFET, poniendo la resistencia de 60 Ω en serie con el capacitor y cambiándolo alternativamente entre Tierra y +65 V. El voltaje en el capacitor luego osciló de +5V a +60V, y la resistencia disipó 12W. La corriente rms de la fuente de alimentación era de 320 mA. Dado que esa oscilación de voltaje no fue suficiente, reduje el valor de la resistencia a 30 Ω, lo que hizo que la oscilación de voltaje estuviera a 0,5 V de los rieles de suministro. Esto aumentó la disipación de potencia de la resistencia a 14 W y el consumo de corriente rms a 490 mA.

Una vez que llegue al punto en el que el condensador se está cargando y descargando por completo, acelerarlo aún más no aumentará significativamente el consumo de energía (a menos que aumente la frecuencia). El único efecto negativo es el aumento de la corriente máxima. Con la resistencia reducida a 15 Ω, la forma de onda comienza a verse razonablemente "cuadrada" y la potencia disipada en la resistencia sigue siendo de solo 14 W, pero la corriente rms de la fuente de alimentación aumenta a 700 mA. Los IRF530 ahora consumen una corriente máxima de ~4,5 A cada uno, que se encuentra dentro de su área de operación segura.

Si 14 W sigue siendo demasiada pérdida, entonces la única otra opción es usar algo de inductancia para formar un circuito sintonizado con la capacitancia. Cualquier energía puesta en un circuito sintonizado circulará a su alrededor, aumentando el voltaje sin desperdiciar energía. Sin embargo, esto hará que el resultado dependa críticamente de la capacitancia, la inductancia y la frecuencia de excitación, así como de cualquier otro elemento parásito (resistencia de la película, inductancia del cableado, efectos dieléctricos, etc.).

Busque "circuitos integrados de controlador de puerta complementarios", use dos FETS de alto voltaje en una configuración de tótem. Las hojas de datos tendrán circuitos de ejemplo.