Ciclo de trabajo ajustable del inversor de onda cuadrada TTL

Dependiendo de sus requisitos, es posible que haya mordido más de lo que puede masticar. Para la lógica discreta, 20 MHz será un verdadero desafío, especialmente si necesita que la nueva forma de onda esté exactamente desfasada 180 grados. Entonces, la tolerancia de fase exacta permitida es una de las cosas que debe especificar.

La respuesta de CL es un primer enfoque perfectamente razonable, pero tenga cuidado con ese td que tan inocentemente incluye en su diagrama. Por ejemplo, si su disparador Schmitt es un 74HC132 operado a 5.0 voltios Vcc, td es nominalmente de aproximadamente 11 nseg, y debe calcular el peor de los casos de aproximadamente 20 nseg, con el número real dependiendo exactamente del chip que seleccione. A 20 MHz, el período es de 50 nseg, y la diferencia entre los flancos ascendente y descendente (suponiendo un ciclo de trabajo del 50 %, lo cual no se puede hacer; según mi experiencia, los osciladores TTL compactos suelen tener una especificación del 40 al 60 %), o 25 nseg. Como resultado, es muy posible que su forma de onda real no se invierta en absoluto.

En este caso, recomendaría usar dos de los retrasos de CL en serie. El segundo se usaría para generar el pulso de salida con el ancho deseado, y el primero ajustaría el retardo de fase de la salida.

También recomendaría buscar familias lógicas más rápidas. Algo como el 74AHCT132 probablemente funcionaría.

Por supuesto, hay otro problema: no ha especificado exactamente qué rango de anchos de pulso necesita producir. Tenga en cuenta que tratar de producir anchos de pulso menores que td probablemente termine en lágrimas.

Finalmente, si va a ir a una familia de lógica rápida como 74AHC/AHCT, debe seguir algunas reglas. Sin técnicas especiales (terminación de línea), no debe conducir largas líneas de señal. Para AHC, esto significa nada más que un par de pulgadas de largo, y 1 pulgada es mejor. Debe usar un plano de tierra y debe proporcionar un buen desacoplamiento del chip. Para el circuito propuesto, el diseño del componente RC debe ser compacto y lo más cercano posible al IC. Además, las resistencias variables para R, si bien son tentadoras y convenientes, pueden producir sorpresas desagradables cuando las usa para este propósito. A estas velocidades, simplemente no se comportan como simples resistencias.

La nota de aplicación de ONSemi Generación de pulsos y circuitos de acondicionamiento de señales mediante puertas lógicas multifunción configurables muestra cómo retrasar el borde anterior o posterior de una señal con una puerta de activación Schmitt y un retraso RC, por ejemplo:

Puedes hacerlo

^{simular este circuito : esquema creado con CircuitLab}

C4 varía el Delay. R10 varía el ciclo de trabajo. Y puedes seleccionar la polaridad que quieras.

Sugeriría un comparador analógico rápido en lugar de construir esto. El par diferencial es un reemplazo crudo para tal comparador. Observe el filtrado VDD: 1uF y 10 ohmios. Espere usar un filtrado VDD similar para un comparador analógico rápido. (Evite los tipos LM111)