Análisis de CC de circuitos MOSFET de fuente común para encontrar el voltaje de puerta utilizando diferentes fuentes de alimentación
Pratik
simular este circuito : esquema creado con CircuitLab
texto fuerte
Estoy resolviendo problemas de análisis DC de circuitos MOSFET. Se supone que debemos encontrar varios parámetros como Id (corriente de drenaje) y voltajes en varios nodos como Vg (voltaje de puerta).
Los MOSFET utilizados son ambos NMOS (tipo de mejora de canal n)
En mi libro, cuando se trata de circuitos de primer tipo, Vg viene dada por
Vg=[R3/(R2+R3)]*Vdd ____________ eqn 1 (Supongo que esto se debe a que las resistencias R3 y R2 forman una red divisoria de voltaje. Corríjame si me equivoco)
Sin embargo, para circuitos de segundo tipo, Vg se calcula mediante
Vg=[R3/(R2+R3)]*(Vdd-(-Vdd)) - Vdd _______________ ecuación 2
No entiendo por qué se resta Vdd. Escaneé todas las páginas de mi libro en busca de una explicación de una línea, pero no obtuve ninguna. También intenté unir los 2 nodos para formar un tercer bucle y luego usar KVL (Ley de voltaje de Kirchoff), pero simplemente no lo entiendo.
¿Alguien me puede explicar las ecuaciones 1 y 2?
PD: Esta es mi primera pregunta en este sitio, por lo que agradeceré los consejos generales sobre cómo hacer preguntas específicas y fáciles de leer y buscar respuestas rápidas. Que tenga un buen día.
Respuestas (2)
Andy alias
La ecuación Vg para el primer circuito es correcta.
El segundo circuito tiene un riel negativo (también llamado Vdd) y aquí es donde radica la confusión. Podría considerar que el voltaje en la puerta es el doble del primer circuito pero en relación con -5V.
Vdd-(-Vdd) = 2*Vdd = 10V porque Vdd por sí solo es 5V. Esta y la fórmula estándar del divisor de potencial le brindan un voltaje de puerta en relación con el riel de -5V.
Pero, debido a que el voltaje de la compuerta se refiere de manera más sensible a 0V, entonces se debe restar Vdd para hacer que Vg sea relativo a 0V en lugar de -5V.
alex evangelou
De hecho, notará que esas dos ecuaciones SON iguales después de un poco de limpieza.
En lugar de 0, -5 o -Vdd, llamaremos Vss al voltaje más bajo. Ahora así es como debería verse la ecuación:
La primera parte de la ecuación aplica un divisor de voltaje al potencial total de Vdd-Vss. En el segundo caso, puede ver que 5v a -5v es una diferencia de 10v en los rieles y que 10v es lo que se divide entre R2 y R3. Ese Vss adicional al final se debe a que cualquier voltaje que haya en R3 se agregará al voltaje de referencia, Vss.
Si sustituye 0 o -Vdd por Vss respectivamente, debería obtener las ecuaciones 1 y 2.
Problemas con el análisis de CC de un circuito PMOS
¿Por qué la transconductancia de MOS no es cero incluso cuando la corriente de drenaje es constante?
¿Cómo trato un PMOS en comparación con un NMOS en el análisis de pequeña señal?
¿Operación DC para mosfet IRFZ44, curva SOA, corriente máxima a 40V?
MOSFET de 3 pines: ¿tipo P o N?
Modelado de inductancia en serie con drenaje de seguidor de fuente
Física del efecto del cuerpo
Voltaje de fuente de puerta NMOS
Cómo arreglar un MOSFET de canal N que está siempre encendido, sin usar resistencias
Diseño de un controlador de corriente analógico de alta potencia utilizando un opamp+MOSFET push-pull
Pratik