Aislamiento de PCB de 4 capas

No sé cómo planea diseñar las cosas, pero cada vez que hago esto (MOSFET consecutivos con nodos de puerta compartidos y nodos de fuente compartidos) nunca tengo que ejecutar los rastros de puerta o fuente bajo los rastros calientes o neutrales en absoluto. Si hace eso, entonces realmente no necesita preocuparse por la perforación caliente o neutral a través de las capas de PCB hasta la puerta o fuente MOSFET.

Si diseña las cosas correctamente, nunca necesitará enrutar los trazos de la puerta o la fuente sobre los trazos vivos o neutrales, evitando así por completo una situación en la que haya un alto potencial entre el trazo de la puerta o la fuente y el vivo o neutral a través de las capas.

" Pero la fuente MOSFET a veces se conecta al caliente o neutral ", podría decir. Eso realmente no importa. Piénsalo:

La señal de la puerta siempre está dentro de 0-20 V CC del potencial del nodo fuente, por lo que trataremos a ambos como si tuvieran el mismo potencial para esta discusión, ya que la diferencia es mucho menor que 230 V CA.

Hay 3 nodos en los que puede aparecer el 230AC: caliente, neutral y la fuente compartida por los MOSFET.

• Cuando el interruptor está conduciendo, la diferencia de voltaje entre fuente y drenaje del MOSFET es mínima, por lo que la diferencia entre puerta, fuente, caliente y neutral es mínima. Por lo tanto, no tenga miedo de que el punto caliente o neutral penetre en el nodo de origen mientras el interruptor está conduciendo.
• Cuando el interruptor se bloquea, uno de los MOSFET conecta el nodo de fuente común a vivo o neutro a través de su diodo de cuerpo (según la polaridad de 230 V CA), mientras que el otro MOSFET bloquea el nodo de fuente de la otra línea de CA. La mayor diferencia de potencial aparece en la fuente-drenaje del MOSFET de bloqueo.

En ambos casos, el nodo de origen (y, por extensión, el nodo de puerta) siempre tiene un potencial bastante similar al de una de las líneas de CA, por lo que siempre que no se superpongan los rastros del nodo de puerta o fuente sobre los rastros calientes o neutrales, no hay diferencia de alto voltaje para atravesar las capas de PCB. El único lugar donde hay una diferencia de potencial alta es entre la fuente y el drenaje de los MOSFET (el drenaje es caliente o neutral), que no debería necesitar enrutar entre sí como se estableció anteriormente.

Y si por alguna razón, de alguna manera estaba usando MOSFET sin un diodo de cuerpo, por lo que el nodo fuente estaba flotando cuando el interruptor estaba apagado, no cambia el hecho de que todavía no hay una diferencia de alto voltaje entre dos rastros superpuestos si coloca las cosas correctamente.

Esto parece haber funcionado bien para mí hasta 230 V CA con transitorios de hasta 1200 V (aunque nunca intenté funcionar continuamente a 1200 V, ya que no tengo nada en el trabajo que pueda producir una onda sinusoidal de 1200 V).

Así que supongo que mi respuesta es si perforará o no el sustrato, puede diseñar las cosas para que no sea realmente un factor. Por cierto, a veces tengo que superponer trazas activas y neutras que se ejecutan en un convertidor AC-DC. Y en ese caso parece aguantar, pero usamos 120 V CA donde estoy, no 230 V CA. Sin embargo, si tengo espacio, aún separaré esas capas con el rastro de tierra conectado a la punta de tierra de la pared.

Me imagino que el voltaje más bajo de la puerta sería de 0v, y el voltaje más alto de la red de CA sería de 250V en condiciones normales de funcionamiento, con transitorios muy por encima de eso.

IPC221B dice que se necesitan 0,2 mm a 250 V, lo que significa que si quisiera seguir esa especificación de fuga y espacio libre, estaría justo en la línea. Si este diseño va a entrar en un producto que deberá aprobar la normativa, probablemente cometería un error de precaución y colocaría las trazas con la mayor diferencia de voltaje en lados opuestos de la placa. No estoy seguro de cómo los ETL reales interpretarían un requisito como este, sin embargo, la red eléctrica de CA puede superar los 250 voltios con eventos transitorios.