¿Cómo puedo medir la capacitancia de la puerta?

Esta respuesta no aborda cómo medir FET$C_{\text{iss}}$, porque no hay ningún valor real en hacer eso. Dado que la capacitancia es un parámetro FET tan importante, los fabricantes proporcionan datos de capacitancia en cada hoja de datos que son definitivos en casi todas las situaciones. (Si encuentra una hoja de datos que no proporciona datos completos sobre la capacitancia, entonces no use esa parte). Dados los datos en la hoja de datos, tratar de medir la capacitancia de la puerta usted mismo es un poco como tratar de tomar una foto de Yosemite. mientras Ansel Adams está ahí para entregarte la foto que tomó.

Lo que vale la pena es entender las características de$C_{\text{iss}}$, qué significan y cómo se ven afectados por la topología del circuito.

hechos sobre$C_{\text{iss}}$, que ya sabes

• $C_{\text{iss}}$=$C_{\text{gs}}$+$C_{\text{gd}}$
• $C_{\text{gs}}$es casi un valor constante, en su mayoría independiente de los voltajes de operación.
• $C_{\text{gs}}$no está relacionado y no tiene participación con el efecto Miller.
• $C_{\text{gd}}$es fuertemente inversamente dependiente de$V_{\text{ds}}$, y puede cambiar fácilmente en un orden de magnitud en todo el rango de voltaje operativo.
• $C_{\text{gd}}$es la causa parásita del efecto Miller.

La interpretación de estos hechos aparentemente simples, pero sutiles, puede ser engañosa y confusa.

Afirmaciones salvajes y sin fundamento con respecto a$C_{\text{iss}}$-- Para los impacientes

El valor efectivo de$C_{\text{iss}}$, de cómo se manifiesta, depende de la topología del circuito, o cómo y a qué está conectado el FET.

• Cuando el FET está conectado en un circuito con impedancia en la fuente, pero sin impedancia en el drenaje, lo que significa que el drenaje está conectado a un voltaje esencialmente ideal,$C_{\text{iss}}$se minimiza.$C_{\text{gs}}$desaparecerá virtualmente, su valor se dividirá por la transconductancia FET$g_{\text{fs}}$. esto deja$C_{\text{gd}}$dominar el valor aparente de$C_{\text{iss}}$. ¿Eres escéptico de esta afirmación? Bien, pero no te preocupes, se demostrará que es cierto más tarde.

• Cuando el FET está conectado en un circuito con impedancia en el drenaje y cero impedancia en la fuente,$C_{\text{iss}}$se maximiza. valor total de$C_{\text{gs}}$será evidente, además$C_{\text{gd}}$será multiplicado por$g_{\text{fs}}$(e impedancia de drenaje). Por lo tanto$C_{\text{gd}}$dominará$C_{\text{iss}}$(otra vez), pero esta vez, dependiendo de la naturaleza de la impedancia en el circuito de drenaje, podría ser increíblemente masivo. Hola meseta Miller!

Por supuesto, la segunda afirmación describe el caso de uso más común para los FET de conmutación dura, y es de lo que habla Dave Tweed en su respuesta. Es un caso de uso tan común que los fabricantes publican universalmente gráficos de Gate Charge, junto con los circuitos utilizados para probarlo y evaluarlo. Termina siendo el peor caso máximo posible para$C_{\text{iss}}$.

La buena noticia aquí para usted es que si ha dibujado con precisión su esquema, no tiene que preocuparse por la meseta de Miller , porque tiene el caso de la primera reclamación con un mínimo$C_{\text{iss}}$.

Algunos detalles cuantitativos

Derivamos una ecuación de$C_{\text{iss}}$para un FET conectado como en su circuito. Usando un modelo de CA de señal pequeña para un MOSFET como el modelo de 6 elementos de Sze:

^{simular este circuito : esquema creado con CircuitLab}

Aquí he descartado los elementos para$C_{\text{ds}}$,$C_{\text{bs}}$(capacitancia aparente), y$R_{\text{ds}}$(fugas de drenaje a fuente), porque no son necesarios aquí y solo complican las cosas. Encontrar para$Z_g$:

$\frac{V_g}{I_g}$=$\frac{g_{\text{fs}} R_{\text{sense}}+1}{s \left(C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}\right)}$ $\frac{\frac{s C_{\text{gs}} R_{\text{sense}}}{g_{\text{fs}} R_{\text{sense}}+1}+1}{\frac{\text{Cgs} s C_{\text{gd}} R_{\text{sense}}}{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}+1}$

Ahora, el segundo término fraccionario no hace nada hasta que la frecuencia esté muy por encima de los 100 MHz, así que lo trataremos como la unidad. Eso dejará el primer término fraccionario, el término integrador, que es la impedancia capacitiva. Luego reorganizar para obtener el efectivo$C_{\text{iss}}$que coincide con la topología:

$C_{\text{iss_eff}}$=$\frac{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}$o$\frac{C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}+C_{\text{gd}}$

Tenga en cuenta que aquí$C_{\text{gs}}$se divide por$g{\text{fs}}$(y$R_{\text{sense}}$), por lo tanto oscurecido por la transconductancia, y$C_{\text{gd}}$se añade sin modificar. También si$R_{\text{sense}}$= 0,$C_{\text{iss}}$=$C_{\text{gs}}$+$C_{\text{gd}}$.

Para un IRF530N en$V_{\text{ds}}$= 25V,$C_{\text{gs}}$= 900pF,$C_{\text{gd}}$= 20 pF,$g_{\text{fs}}$= 20S:$C_{\text{iss_eff}}$= 63 pF. LM358 con carga de 63pF termina con aproximadamente$35^{\circ }$margen de fase... no oscilatorio, pero bastante anular.

Pero si$V_{\text{ds}}$donde caer a 3V,$C_{\text{gd}}$aumentaría a ~200pF (Fig. 5 en la hoja de datos), y$C_{\text{iss_eff}}$aumentar a 243pF. Y cuando se usa un OpAmp LM358, con una impedancia de salida de bucle abierto de ~2kOhms en la frecuencia de cruce, eso resulta ser un problema.

Veamos la respuesta. Usaré un gráfico de Nichols aquí porque mostrará la respuesta de bucle abierto y de bucle cerrado simultáneamente.

Aquí, la cuadrícula rectilínea es el bucle abierto, mientras que las líneas de contorno muestran el bucle cerrado (contornos verdes para la magnitud de dB y contornos grises para la fase). La curva azul es$V_{\text{ds}}$de 25V, y en el punto de cruce (en el punto rojo -- 502kHz), el margen de fase es de hecho$35^{\circ }$, y un pico de bucle cerrado de aproximadamente 5dB.

La curva morada es para$V_{\text{ds}}$de 3V, y el margen de fase de bucle abierto correspondiente es ~$-3^{\circ }$. Para el circuito cerrado, mire el ascenso del monte Nichols, la curva casi clava el pico que idealmente correspondería al pico infinito. Por supuesto que eso no sucederá, pero el sistema sería inestable.

No sorprende que el principal problema aquí sea la impedancia de salida de bucle abierto del LM358. Incluso con una topología de circuito FET que tiene una expresión mínima de$C_{\text{iss_eff}}$, el LM358 no es adecuado. Un amplificador con una impedancia de bucle abierto de 50 ohmios o menos y un margen de fase superior a$75^{\circ }$probablemente resolvería los problemas de estabilidad.

La capacitancia de puerta de un MOSFET es un tema más complicado de lo que mucha gente cree. Depende en gran medida de las condiciones de funcionamiento del dispositivo. Esto tiene sentido: la capacitancia de la que estamos hablando tiene la puerta en sí misma como una placa, que es una estructura física fija, pero la otra "placa" no es solo la fuente, el drenaje y las estructuras del sustrato cercanas, sino también los portadores de carga que fluyen. en el canal de fuente a drenaje, y su concentración varía considerablemente.

Para obtener una idea de esto, observe la Figura 6 en la hoja de datos del IRF530N (reproducida a continuación), que muestra la carga de la puerta en función del voltaje de la fuente de la puerta. La definición de capacitancia es$\frac{\Delta charge}{\Delta voltage}$, así que dada la forma en que se presenta este gráfico, la capacitancia efectiva de la puerta es la inversa de la pendiente de la curva en cualquier punto dado.

Él$C_{ISS}$el valor se mide en$V_{GS}$= 0V, por lo que corresponde a la pendiente en la esquina inferior izquierda del gráfico. Pero observe cómo el gráfico se aplana cerca del voltaje de umbral; esta pendiente reducida indica una capacitancia efectiva mucho mayor (aproximadamente 10x) en ese punto de operación. Y más concretamente, este es exactamente el punto en el que está funcionando su circuito regulador de corriente.

Por lo tanto, para caracterizar completamente la capacitancia de carga que ve su amplificador operacional, debe probar el MOSFET de la manera que se muestra en la Figura 13, con voltajes de polarización adecuados en la compuerta y el drenaje.

Puede conectar a tierra la fuente, conectar el drenaje al voltaje de polarización deseado (con un condensador grande, tal vez cerámica de 1uF) a través de la fuente de drenaje) y medir directamente la capacitancia de la puerta con un medidor alimentado por batería o un puente LCR. La hoja de datos de Vishay dice alrededor de 0,7 nF a 30 V y 1 nF a 2 V Vds (para Ciss).

Si no tiene un medidor de C, se puede aplicar una onda cuadrada de valor razonablemente pequeño (tal vez 0.5 voltios) a la puerta a través de una resistencia adecuada (tal vez 1K) y puede observar los tiempos de carga/descarga a 1/e con un osciloscopio (sonda x10), luego reste la capacitancia de la sonda osciloscopio.