¿Qué escribimos exactamente en un vector de prueba?
gpuguy
Mi profesor me ha pedido que escriba vectores de prueba para el controlador que se muestra en el siguiente circuito:
No hemos implementado el controlador a partir de ahora. Quiero entender qué escribimos exactamente en un vector de prueba. ¿Es esto simplemente toda la permutación y combinación posible de entradas? Para una puerta AND puedo escribir vectores de prueba muy fácilmente:
Reg A;
Reg B;
A B
1- 0 0
2- 0 1
3- 1 0
4- 1 1
Pero en el presente caso estoy teniendo diferentes escenarios:
1- BLANK =1, CLOCK=1 (some signals defined in spec of the chip TLC5944)
{
}
2- BLANK =0, CLOCK=1
{
}
etcétera.
¿Es este el enfoque correcto para escribir vectores de prueba? ¿Alguien puede sugerirme cuáles son las mejores prácticas para escribir vectores de prueba? y ¿qué escribimos exactamente en un vector de prueba?
Respuestas (1)
Juana
los vectores de prueba me suenan como HDL (lenguaje de descripción de hardware: VHDL y Verilog). En general, los vectores de prueba significan una lista de todas las entradas posibles y sus salidas esperadas para verificar la corrección de un sistema. Pero también puede escribir vectores de prueba para verificar una sola funcionalidad dada en un sistema complejo. Tenga en cuenta que para los sistemas registrados (aquellos con memoria - latches) se vuelve más complejo que para los sistemas combinatorios simples. Aquí hay una guía de un fabricante de FPGA para escribir vectores de prueba: http://www.actel.com/documents/TestVector_AN.pdf
Flip flop D estructural en Verilog
Retrasos y/o cómo ciclar manualmente el reloj en un bucle al construir el banco de pruebas Verilog para probar FSM para la conversión de microcódigo/ROM
Simulación Verilog VGA
¿Cuál es el mecanismo subyacente detrás de los registros RO o WO y WR?
Bucle de retroalimentación en Verilog
Fallo de restricción de tiempo interno de FPGA
Diferencia entre HVL y HDL
¿Hay algún indicador/pragma que pueda ayudarme a detectar nombres de variables falsos en una definición de módulo?
Implementando circuito con d-flipflop en verilog
Relación entre los módulos RTL y Verilog