Verilog a bloque esquemático

¿Existe alguna herramienta en Linux que convierta el código VHDL/Verilog en un bloque esquemático equivalente?

Conozco las herramientas disponibles:

* Synplicity
* Synopsys Design Compiler
* Altera Quartus II
* Xilinx ISE

Pero estos no son gratis.

Esta pregunta se extiende sobre ésta . Propongo fusionar.
@stevenvh: esta pregunta se centra en las herramientas gratuitas que deben ejecutarse en Linux, mientras que esa no hace distinciones en cuanto al costo o la plataforma. Estas preguntas están claramente relacionadas e incluso podrían cerrarse como duplicados (si la comunidad decide que no necesitamos preguntas de software que hagan estas distinciones), pero los requisitos para la fusión son aún más estrictos.
@raj: ¿Está buscando herramientas que sean gratuitas como la cerveza o gratuitas como el habla?

Respuestas (2)

El software gratuito Quartus II Web Edition puede hacerlo. Creo que el Xilinx ISE gratuito también puede hacerlo. Corren bajo Linux.

si, pero hay uno que viene sin fecha de caducidad
No hay un límite de tiempo para las versiones actuales. Uno solía tener que renovar la licencia para el IDE de Xilinx
No hay un límite de tiempo, ahora. Uno tenía que renovar la licencia cada seis meses para las herramientas de Altera en un momento, pero ya no.

Eche un vistazo a las herramientas en http://opencircuitdesign.com/ todo lo que hay es de código abierto y gratuito (en su mayoría). Creo que XCircuit es el software que está buscando http://opencircuitdesign.com/xcircuit/index.html . Yo solo verifico la funcionalidad (a través de la simulación) y verifico los resultados de la síntesis, por lo que nunca probé XCircuit.

Si desea seguir el flujo completo de EDA (compilar en PnR, tal vez incluso más allá), lea http://opencircuitdesign.com/verilog/index.html , en esa publicación se mencionan todos los elementos necesarios.

Si no puede encontrar bibliotecas, busque las bibliotecas OSU, son gratuitas y pueden admitir hasta 18 micras (probé 25 micras, así que no estoy seguro de 18).

Aparte de estos, iverilog es un compilador realmente bueno. Y el navegador de código Emacs es un buen editor.

Espero que responda a tu pregunta.

Verilog a bloque esquemático
RespuestasAquíPolítica de privacidad1y, 0v