Estoy revisando los resultados de un laboratorio que hice en una clase de introducción a la electrónica y encontré algo que no puedo explicar.
Medimos los tiempos de subida y bajada de dos puertas lógicas en este circuito de valor absoluto:
Los resultados fueron los siguientes:
Esto plantea los siguientes problemas:
De acuerdo con las hojas de datos ( XOR , AND ), debe ser igual (valor típico: 100 ns), que evidentemente no es el caso para ninguna de las puertas (y dramáticamente para AND).
Siguiendo con la primera pregunta, ¿por qué se invierte la diferencia en el tiempo de transición entre las dos puertas?
La capacitancia de carga debe ser ligeramente menor para la compuerta AND, ya que el camino tomado es más corto (con una compuerta menos). Este parece ser el caso para el tiempo de subida, pero no para el tiempo de bajada. ¿Por qué?
Al principio pensé que la explicación radicaría en las diferencias en las cargas capacitivas que afectan a cada una de las puertas de manera diferente. Sin embargo, la relación entre la capacitancia de carga y el tiempo de transición debería ser prácticamente la misma (figuras 6 y 12 en las hojas de datos de las puertas XOR y AND, respectivamente).
Los valores de temporización "típicos" proporcionados en la hoja de datos generalmente no son muy útiles. Debería estar mirando los valores máximos de tiempo. Además, la hoja de datos no dice que el tiempo de subida y bajada sea el mismo... dice que ambos valores de tiempo están garantizados para ser menores que el máximo especificado (200 ns). Tampoco hay ninguna especificación que le diga que el tiempo de subida será menor que el tiempo de caída, o viceversa.
Los valores de temporización que observa en un circuito real también pueden ser diferentes para las distintas transiciones de entrada que pueden hacer que cambie la salida. Los retrasos pueden ser diferentes para distintos fabricantes, o para un mismo fabricante pero con piezas fabricadas en días distintos. Lo único con lo que puede contar es que los tiempos de transición observados y los retrasos de propagación no excederán los valores máximos especificados.