Sumador completo de 8 transistores

Estoy trabajando en un sumador completo de 8 transistores que se basa en una celda XOR de 3 transistores.ingrese la descripción de la imagen aquí

He estudiado muchos documentos IEEE para el sumador completo de 8 transistores. Todos tienen el mismo ckt que el anterior. Pero el sumador completo no funciona correctamente para todos los valores de entrada. Estoy usando Tanner EDA con tecnología de 180 nm y voltaje de suministro de 5v para fines de simulación.

Respuestas (1)

Ha mezclado algunos de sus tipos de transistores. Aquí está el circuito real tomado de Arxiv

ingrese la descripción de la imagen aquí

En general, desea dimensionar el ancho de PMOS para que sea 2.2X más ancho que el NMOS, pero aquí P! y P2 debe ser mirado de cerca. P2 luchará contra N3 en serie con N2 y P1 luchará contra N1 y el impulso bajo de la puerta anterior, por lo que diría que el ancho de P1 y P2 para una estimación inicial debería ser aproximadamente 1.1X del ancho de N1, N3 y sintonice desde allí.

P3 y N5 deben seguir la regla 2.2X para la relación de ancho. Tome todas las N al mínimo w & L.

Cuando B es alto, N2 vincula XNOR con VSS. Cuando B es bajo, P1 une XNOR a VDD. ¿Cómo puede XNOR no ser igual a la inversa de B?
@supercat mire de cerca la fuente de N1, cuando B = 0 y A = 1 P1 luchará contra el conductor que está conduciendo B bajo. Necesita dimensionar los transistores correctamente.
Cuando veo CMOS, generalmente asumo que está diseñado para evitar cualquier condición de disparo estático. Puedo ver cómo se podría hacer que el circuito funcione equilibrando los transistores, pero parecería muy "delicado" ya que N2 debe ser lo suficientemente pequeño como para ser dominado por una combinación en serie de N1 y lo que sea que impulse a A, pero lo suficientemente grande como para que en serie con N3 podrá dominar a N4 y P2. Además, si A y C están altos, N2 y N4 lucharán contra cualquier cosa que intente llevar a B alto, y P1 y P2 lucharán contra cualquier cosa que intente bajarlo.
@placeholder gracias por su respuesta después de tener una idea. Encontré paper dl.dropboxusercontent.com/u/70183915/… establecí el ancho de p1,p2=2.0um, ancho para N1,N3=5.0um, ancho para N2,N4=1.0 um y para la sección del multiplexor tome el ancho para p3 y N5 2um,1um respectivamente según el papel. Luego obtuve este WAVEFORM Full Adder imgur.com/EpQwGEk Mi pregunta es si puede optimizarse más que eso para una forma de onda más precisa. y en el diagrama ckt, el terminal del sustrato de todos los transistores está desconectado, ya sea que use vdd o tierra para conectarlo si la baja potencia es la principal preocupación :)
@placeholder, por favor, ayúdenme en un ckt más. También estoy trabajando en un sumador completo de 6 transistores cuyo diagrama de ckt es imgur.com/BhEXSwI El circuito funciona bien, pero el problema es: necesita una resistencia de 25k en el punto XNOR y SUM para mostrar todo el patrón de sumador completo correctamente. Debido a esta resistencia, consume más energía en comparación con el sumador completo de 8 transistores, pero la teoría dice que menos cantidad de transistores consume menos energía. Mi pregunta: ¿Varía el ancho del transistor igual que el sumador completo de 8 transistores? de resistencia. En caso afirmativo, de acuerdo con usted, ¿cuál es el ancho correcto? Espero que me ayude
el documento que propone el sumador completo 6T es dl.dropboxusercontent.com/u/70183915/v1i812-libre.pdf
Si está agregando resistencias, deténgase allí. Las resistencias agregarán costos, reducirán el rendimiento y consumirán una gran cantidad de área en comparación con una solución de transistor. Y ni siquiera he empezado a hablar de efectos parasitarios.
@placeholder ¿hay alguna forma alternativa? para tener todo el patrón de sumador completo correctamente sin el uso de resistencia.
@GILL No estoy seguro de lo que estás preguntando. Hay muchas formas, y parece que las está investigando 8 T, 6 T, etc. En general, si está construyendo un circuito integrado, intenta evitar las resistencias en la medida de lo posible.