SRAM no está en blanco al encender, ¿es esto normal?

A menos que tengas un estado inicial programado, será más o menos aleatorio. Aunque esto puede variar con diferentes implementaciones de SRAM. También dices "en blanco". Algunos podrían pensar que el azar es "más vacío" que todos los 0.

La memoria SRAM almacena memoria en inversores espalda con espalda.

Esto forma un sistema biestable (dos estados muy estables con metaestabilidad dividiéndolos). Por lo tanto, al encenderse, los inversores espalda con espalda son brevemente metaestables.

Esto sucede porque a medida que aumenta el voltaje (desde que se enciende), tanto el NMOS como el PMOS de los inversores espalda con espalda estarían "igualmente" encendidos, manteniendo ambos nodos de bits a la mitad del voltaje de suministro (este es el estado metaestable). Eventualmente, algún ruido térmico (o cualquier proceso que introduzca variación) empuja o empuja este valor hacia abajo o hacia arriba un poco. En este punto, los nodos de bits se ajustan a uno de sus estados biestables.

• Como ejemplo, considere$Q=Q'=\frac{V_{supply}}{2}$
• A continuación, algo de ruido térmico en Q aumenta el voltaje hasta$\frac{V_{supply}}{2} + \delta$
• Ahora, el Q' de alimentación NMOS se activa un poco más. Y el Q' de alimentación de PMOS se apaga un poco más. Entonces Q' tira hacia abajo de$\frac{V_{supply}}{2}$a$\frac{V_{supply}}{2} - \delta$.
• Luego, dado que el voltaje en la puerta del nodo Q de conducción del FET disminuye, el PMOS se enciende un poco más (y el NMOS se apaga más). Esto hace que Q aumente aún más en el suministro. Y esto rápidamente ajusta Q' a 0 y Q a 1.

De hecho, incluso hay un documento "Estado de SRAM de encendido como huella dactilar de identificación y fuente de números aleatorios verdaderos"

Una trama muy útil contenida en el documento se encuentra a continuación. La línea punteada representa el aumento de la tensión de alimentación:

• En el lado izquierdo, todo es igual. En este caso, la variación aleatoria debida a la temperatura u otro número de factores hace que el nodo de bit pase a un estado u otro.
• En el lado derecho, hay un bitnodo que está sesgado (a propósito o no) para que sea mucho más probable que se inicialice en un estado particular.

Dependiendo de cómo se fabricó cada bitnodo en la SRAM que está utilizando actualmente, terminará con más o menos de una de las dos situaciones anteriores. En ambos casos, a menos que haya sesgado intencionalmente la SRAM, las salidas iniciales parecerán más o menos aleatorias. En la situación de la mano izquierda, cada encendido posterior generaría más patrones aleatorios. En la situación de la mano derecha, el inicio inicial sería aparentemente aleatorio. Pero más potenciadores harían que la SRAM tendera a promover ciertos estados.

Habiendo trabajado con SRAM durante muchos años, puedo decirles que se encenderá con contenidos aparentemente aleatorios, aunque he visto dispositivos que se encienden con casi los mismos contenidos aleatorios cada vez. Si el ciclo de apagado es lo suficientemente corto (según las características de la fuente de alimentación y la cantidad y el valor de los capacitores de derivación), pueden permanecer grandes fragmentos de datos escritos previamente en la SRAM a través de los ciclos de encendido, aunque el contenido se dañará.

Un solo bit se almacena en una SRAM en un circuito de 6 o más transistores. Si desea un comportamiento de reinicio de encendido definido para la SRAM, cada celda de RAM necesitaría solo más de 6 transistores. El área de chips necesaria será sustancialmente mayor y los chips SRAM serán más caros. Este es un reinicio de encendido paralelo de todos los bits al mismo tiempo. Un restablecimiento en serie requeriría un oscilador, un contador de direcciones y suficiente tiempo durante el encendido para restablecer todos los bits o bytes de RAM secuencialmente. Si el procesador accede a la SRAM antes de que finalice el reinicio de encendido en serie, pueden ocurrir errores y los datos pueden perderse o cambiarse.

Existen entornos de programación para microprocesadores con mapeo de memoria detallado de varias áreas de RAM. Puede definir un área con o sin reinicio de encendido según lo requiera la aplicación. Son posibles varias áreas diferentes dentro de la misma SRAM. No siempre es necesario restablecer toda la SRAM al iniciar el programa.