Solucione los estándares de E/S en conflicto

Como ha supuesto, obtiene errores cuando tiene estándares IO incompatibles en el mismo banco. Es mejor saber exactamente cómo funciona esto, porque las herramientas con gusto le darán un archivo de bits que termina quemando su FPGA debido a una E/S incompatible.

Como publicó anteriormente, podemos consultar la hoja de datos de Xilinx para la familia de dispositivos, DS312. Los IOSTANDARD admitidos los establece el VCCO de un banco determinado. Tenga en cuenta que la entrada y la salida solo se admiten cuando el número en IOSTANDARD coincide con el voltaje; la entrada es compatible con cualquier valor igual o inferior.

Ahora mire la última página del esquema de Basys2.

Parece que todos los VCCO están conectados a 3,3 voltios. Esto significa que puede hacer entrada/salida LVCMOS33 y todas las demás entradas LVCMOS. No puede hacer la salida LVCMOS18 que le gustaría hacer. Si el UCF se configuró para LVCMOS33 en todos los demás pines, las herramientas reconocerían la imposibilidad de lo que está tratando de hacer y darían un error. Tal como está, los IOSTANDARD en UCF están en blanco, que por defecto son LVCMOS25, por lo que las herramientas detectan una falta de coincidencia.

Tal vez se pregunte por qué Diligent configuró su UCF de la forma en que lo hizo, ya que todo tiene un valor predeterminado de 2,5 voltios cuando la placa es en realidad de 3,3. No sé. El punto es que la FPGA acepta configuraciones de pines sin quejarse, siempre que las configuraciones sean consistentes dentro del banco; depende de usted asegurarse de que el voltaje externo coincida. Entonces podría "arreglar" su problema configurando un banco completo en LVCMOS18, pero luego probablemente freiría su dispositivo SPI con 3.3 voltios.

A mi modo de ver, tienes varias opciones.

1. Cirugía grave en la placa Basys2, cambiando los VCCO's adecuadamente. Probablemente no valga la pena.

2. Circuito de cambio de nivel externo. Puede leer la entrada en serie muy bien, pero las otras señales SPI deben reducirse. Puede hacer esto con algo como un chip lógico de la serie 74LVC, algunos FET de la serie o simplemente divisores de resistencia.

3. Resistencias limitadoras de corriente. Este método se basa en el diodo de sujeción en el dispositivo de destino para limitar el voltaje y la resistencia limita la corriente a un nivel seguro. Hay resistencias en los pines PMOD, pero probablemente no sean suficientes. Haga la diligencia debida si elige esta opción.

2,5 V es el valor predeterminado. Si no define el voltaje, eso es lo que usa el software.

Los voltajes múltiples en un banco no se pueden reparar. Debe usar el mismo voltaje de E/S para todos los pines en un banco. Además, todos los pines de alimentación de E/S de un banco están conectados entre sí.

Para empezar, tiene algunos errores en las asignaciones de pines.

LEDs<2>, Pin P7, is bank 2 and not 3.
spi_si, pin B2, is Bank 3 and not 1.
spi_so, pin A3, is Bank 0 and not 1.
spi_cs, pin J3, is Bank 3 and not 1.
spi_sclk, pin B5, is Bank 0 and not 1.

Nunca encontré un problema con el software predeterminado a 2.5v, como dijo Brian Carlton. Puede ser un problema y simplemente no me he encontrado con ese problema.