¿Seleccionar los valores adecuados de Rb, Re y Rbe en una configuración de seguidor de emisor de transistor NPN?

Necesito activar un pin TTL Tx @ 115000bps ya que el conjunto de chips que impulsa las líneas RxTx no implementa UART BREAK durante períodos de tiempo arbitrarios.

Como un truco rápido, se me ocurrió la siguiente configuración que conectaré al pin TTL Tx de dicho conjunto de chips, en TTL.TX.In.

ingrese la descripción de la imagen aquí

La salida Tx de todo el dispositivo se aprovechará desde TTL.TX.Out

BREAK es la entrada de activación que controla si TTL.TX.Out estará en condición BREAK o no.

Los niveles TTL pueden ser de ~5V DC o ~3v3 DC .

Mis preguntas son:

  1. ¿Cuál debería ser el valor adecuado de Rb, Rbe y Re?
  2. ¿Es este un diseño adecuado que me permitirá implementar BREAK durante períodos de tiempo arbitrarios sin afectar la transmisión "habitual"?

Mis miedos son:

  • i. La caída de Vce, típicamente 0,7 V, puede degradar la calidad de la señal de salida (aunque medí una caída de Vce de 0,05 V, ¿son estos transistores viejos tan eficientes ahora?)

  • ii. Al manejar el transistor con demasiada fuerza y ​​@ 115000bps, las salidas de señal UART podrían degradarse severamente

Por supuesto, en este caso, el transistor realmente no debería afectar a TTL.TX.Out, ya que actúa como un simple interruptor que conecta a tierra TTL.TX.In o no, pero me gustaría aliar cualquier preocupación de que este diseño pueda causar problemas. la línea.

No es una respuesta (es por eso que es un comentario ...): desea poder forzar una señal lógica alta. La solución simple para eso es un puerto OR. ¿Por qué el problema con un transistor cuando puede tomar un chip con puertos OR (o un chip de una sola puerta si tiene poco espacio en PCB)?
@WoutervanOoijen: En mi caso, un BREAK es lógicamente bajo (nivel ~OV DC o GND). O hubiera sido trivial implementarlo a través de diodos.
¡Este diseño es defectuoso: inserta un 0x00 al comienzo de la transmisión y "come" el último byte de la transmisión!
La pregunta debe especificar el voltaje y las corrientes de la fuente cuando se carga para garantizar la velocidad y la interfaz adecuada para TTL.
@Richman: Todos los dispositivos son FET excepto este "parche" y ya especifiqué que el voltaje sea 5V o 3v3. Si hubiera podido mejorar la pregunta, sugiera cómo y la editaré para beneficio de los demás.
simplemente decir que FET no define la curva VI de la lógica 0 y 1 de la fuente. una alternativa es un número de pieza o un esquema explícito o una corriente máxima al nivel de voltaje lógico nominal. Cuando su diseño dado tiene ruptura = 0, la salida Tx es solo una resistencia desplegable de 1K. Cuando Break es alto, la entrada de TX debe generar ~5 mA más la corriente de carga de Txout para Re=1K y Vcc=5V. ¿Puede conducir esto de manera confiable? depende de las especificaciones de la unidad VI. Las fotos de alcance de entrada y salida serían de gran ayuda o los niveles de V para la entrada y salida de Tx, ¿has visto la señal?
Me sorprende que el OP no mencione la capacitancia de carga entre el destino "TTL" UART Tx y Rx. ¿Estamos pasando por alto algo con nuestras respuestas con respecto a la integridad de la señal al usar la lógica estándar para señales de 115kBd que tienen una distancia muy limitada usando CMOS y son propensas a los efectos de bloqueo de EMI? Solo una pregunta ¿Qué camino toman Tx y gnd al receptor? ¿Qué capacidad de carga existe? La impedancia del controlador, la impedancia de la línea de transmisión y la impedancia de terminación son muy importantes cuando las señales van más allá de un pie con transiciones de alta velocidad.
La distancia entre el UART TTL y el controlador de línea (variante MAX232) es de alrededor de 4 mm

Respuestas (1)

No, su solución afectará la transmisión normal. Cuando el colector del transistor está bajo (mientras que la señal de "interrupción" es alta), la señal de "interrupción" impulsará la corriente a través de las dos resistencias de 1K y la unión BE del transistor, manteniendo la salida (el emisor) en casi Vcc/2.

Lo que realmente quieres es una puerta AND ordinaria. Cuando ambas entradas son altas, la salida es alta, pero si cualquiera de las entradas es baja, la salida es baja. Tenga en cuenta que puede comprar puertas individuales en paquetes SOT23 para aplicaciones como esta. Busque la familia NC7SZ de Fairchild o la familia MC74VHC1GT de OnSemi. Esta sería la solución preferida.

Como usted preguntó, también puede hacer una puerta AND con diodos (simplemente inviértalos desde la configuración OR y use un pullup en lugar de un pulldown como carga). Incluso podría usar uno de sus transistores NPN como diodo dual. Además, podría usar un segundo transistor NPN como un búfer emisor-seguidor, lo que cancelaría el cambio de nivel causado por los diodos. Vea abajo:

esquema de circuito

Correcto, necesito implementar una puerta AND, pero incluso una sola puerta costará más que estos transistores (ya los tengo en stock). ¿Qué pasa si cambio Re por Rc? Eso debería limitar la corriente y GND sería ~ 0.6V (o menos, ya que medí que Vce era ~ 0.05, ¡lo cual es inesperadamente bajo!)
¿Podría dar más detalles sobre las opciones que mencionó, especialmente la parte "usar uno de sus transistores NPN como diodo dual", o debería hacer eso como una nueva pregunta?
Después de haber sido Gerente de ingeniería en un fabricante de contratos importante, la pieza SN74AHC1G08DCKR en mi respuesta costará menos de $ 0.04 ensamblada y probada en un volumen de 1K, que es más bajo que el costo de todas las piezas discretas de Dave, incluso si las piezas son gratuitas. ese seria mi voto. sin contar el ahorro de espacio de un SOT-25
Solo le doy un buen consejo a Dave a cambio.
Dave: bueno, entonces, ¿cómo funcionaría esto en tu opinión?: circuitlab.com/circuit/gh3g6z/ttl_uart_gating_public
Sí, eso debería funcionar. Incluso puede eliminar el diodo si el circuito que genera la señal de "ruptura" se puede configurar para que sea de colector abierto.
Si tenía 2 puertos tri-state existentes, uno para datos Tx y no utilizado para Break =0 cuando Tx= abierto, las salidas se pueden conectar O con un pullup R = 10K y mux en software y muchas más variaciones.
Dave, ¿cuánto margen de voltaje hay para este arreglo?
Dave, ¿qué tan lejos viajará esta señal antes de que ocurran errores de bit entre Tx y Rx?
¿Seleccionar los valores adecuados de Rb, Re y Rbe en una configuración de seguidor de emisor de transistor NPN?
RespuestasAquíPolítica de privacidad1y, 0v