Entonces, la hoja de datos dice que los registros no se pueden escribir a menos que el chip esté en espera; sin embargo, esto parece sugerir que el chip debe sacarse del modo RX para leer un paquete y borrar las banderas RX.
Esto parece un poco extraño ya que el lado TX del chip puede enviar hasta tres paquetes seguidos. Si un chip transmitiera tres paquetes a la vez y el receptor comenzara a procesar después del primero, los otros dos se perderían ya que el receptor no estaría en modo RX cuando llegaran los dos siguientes.
¿La hoja de datos es demasiado prescriptiva en este punto? ¿Es posible drenar los FIFO RX mientras permanece en modo RX? ¿Alguna experiencia práctica?
Sí, eso sí que es confuso. Ha pasado un tiempo desde que leí ese documento (estoy más familiarizado con el clon RFM73), pero tenga en cuenta que la oración establece registros de configuración , mientras que 8.3.1 habla sobre registros de comando y estado .
Mi mejor suposición es que la limitación se aplica a un pequeño subconjunto de los registros, probablemente solo el registro CONFIG. O es una oración que quedó en la hoja de datos totalmente por accidente. Tenga en cuenta que contradice el párrafo 3d de la introducción.
He usado este chip brevemente (principalmente para probar si es compatible con el RFM73, lo es), pero nunca tuve que poner el chip en espera para leer o escribir los paquetes.
Wouter van Ooijen
Logan Bowers
Logan Bowers