Revisión del diseño del bus DDR

En nuestra última compilación tuvimos problemas con la estabilidad DDR en nuestro prototipo, simplemente por falta de experiencia con este tipo de conexiones de memoria de alta velocidad. Conseguimos que funcionara reduciendo a la mitad la velocidad de la CPU y aflojando ligeramente los tiempos, pero para nuestra próxima versión, estamos intentando que funcione al 100 %. Estamos trabajando con bus EMI de 454MHz i.mx233 y 133MHz .

En nuestro primer prototipo tuvimos varios errores:

• Enrutó algunas de las líneas de datos a través de 3 capas y algunas de 2
• No coincidió con las longitudes de seguimiento
• La ubicación de nuestro condensador para las líneas de alimentación de la memoria no estaba lo más cerca posible del chip.

Esta vez hemos solucionado esos errores, pero aún nos gustaría escuchar algunos comentarios de diseñadores experimentados. Estamos muy limitados con el espacio (tamaño) y las capas (costo), por lo que no teníamos espacio para un diseño de autobús estéticamente hermoso;)

En nuestra herramienta de diseño es imposible (que yo sepa) colorear diferentes capas de manera diferente cuando los cables están "seleccionados", por lo que se ve más desordenado (o difícil de leer) de lo que es en realidad. El AP y la memoria están en la capa superior, el procesador está a la derecha.

En primer lugar, esta vez hemos enrutado las líneas del reloj (CLK, CLKN) como diferenciales, y se ven así:

A continuación, hemos colocado todos los condensadores en las líneas de alimentación de la memoria lo más cerca posible del chip:

Nuestras líneas de dirección coinciden en longitud tanto como fue posible, y todas pasan por 2 capas, por lo que tienen un número par de VIA en ellas:

Y finalmente, nuestras líneas de datos también coinciden en longitud tanto como sea posible, y también se enrutan en la segunda capa por un momento (tuvimos que enrutar algunas líneas a través del plano de potencia en lugar de la parte inferior, simplemente no pudimos evitar esto):

Nuestras longitudes de seguimiento son ( in mm):

CS 18.8     CLNK 30.1   CLK 30.4    CKE 36.1
CASN 37.2   RASN 37.2

A0 37.2     A1 37.2     A2 27.2     A3 37.2
A4 36.2     A5 36.1     A6 36.2     A7 36.2
A8 36.2     A9 36.2     A10 37.2    A11 36.2
A12 36.2

D0 35.5     D1 35.6     D2 36.2     D3 36.2
D4 27.3     D5 36.2     D6 36.1     D7 36.2
D8 37.2     D9 36       D10 28      D11 36.1
D12 36.1

DQM0 36.1   DQM1 36.2   DQS0 35.6   DQS1 37.2
BA0 37.2    BA1 37.2    WEN 36.1

De hecho, estamos usando PCB de 4 capas con planos separados de potencia (algo de señal aquí) y tierra (sin rastros de señal). Anteriormente usamos el servicio de PCB de seeedstudio ( especificaciones de fabricación ), y su acumulación predeterminada (la más barata) es esta:

Nuestro ancho de traza para el bus EMI es 0,204mm, por lo que si calculé correctamente la impedancia, en este caso sería de más de 60 ohmios. Tal vez el ancho del trazo necesite un ajuste (más grueso, alrededor de 0,3 mm).

De acuerdo con las pautas de diseño de Freescale , la longitud máxima de traza se puede calcular a partir de 0.3 x Rise/fall time x 15cm/ns(material FR4). La memoria que usamos parece tener una velocidad de respuesta de 0,9 o 1 ns, por lo que, en nuestro caso, esta fórmula produciría: 0,3 x 1 x 15 = <4,5 cm , por lo que nuestras longitudes de seguimiento deberían estar actualmente dentro de las especificaciones.

Después de leer las pautas de diseño varias veces y aprender de nuestros errores, este es nuestro plan actual para la próxima ejecución del prototipo. Le agradecemos cualquier error que pueda señalar, o simplemente cualquier consejo en general. ¡Gracias!

Editar 1 Después de algunos trabajos de pintura, reemplazó los datos y las imágenes de la línea de dirección con versiones en color como se sugiere en los comentarios. Ahora está mucho más claro en qué capas van las huellas: no tomó tanto tiempo una vez que aprendí el enmascaramiento, lo siento, ya debería haberlo hecho inicialmente.

Editar 2 Especificación de materiales de PCB agregada e información de acumulación. Y alguna otra información adicional sobre los rastros de la señal.