Considere el contador de 4 bits como se muestra a continuación:
Aquí supongamos que consideramos el retraso de propagación de cada flip flop = 2 ns y el retraso de propagación de cada compuerta AND es 3 ns, entonces, ¿cuál será el retraso de propagación total?
Como todos los flip flops tienen el mismo reloj, agregamos el retraso de propagación del flip flop solo una vez, pero mi duda es si agregar el retraso de propagación de la puerta AND solo una o dos veces.
Entonces, ¿el retraso de propagación será 2+3 = 5ns o 2+3+3=8ns?
El retraso de propagación será de 2 ns porque ese es el tiempo entre el cambio de entrada (reloj) y las salidas (Q0-Q3). El retardo de propagación de las compuertas AND no es relevante porque sus salidas deberían ser estables cuando se cronometran los flip flips. Sin embargo, pueden limitar la frecuencia máxima a la que se puede sincronizar el contador, porque sus salidas deben ser correctas cuando se produce el reloj.
La entrada JK al cuarto flip flop (FF3) está determinada por los estados de Q0-Q2. Estas salidas son estables 2 ns después del reloj, pero luego pasan a través de hasta dos compuertas AND. Si el siguiente reloj llega demasiado pronto, la entrada JK de FF3 no habrá tenido suficiente tiempo para estabilizarse y el contador no funcionará correctamente.
El retraso total entre la entrada del reloj y la entrada FF3 JK es de hasta 2+3+3 = 8 ns. Por lo tanto, el tiempo mínimo aceptable entre relojes es 8ns + tiempo de configuración JK. Siempre que se cumpla este tiempo, el contador debería funcionar correctamente y el retraso de propagación será de 2 ns porque las salidas Q solo cambian en respuesta a las entradas del reloj.
usuario_1818839
analogsystemsrf
Paebbels
Q
y del contadorQ
. Sería totalmente diferente si cada unoQ
condujera la siguiente etapaC
. Esto se llamaría contador asíncrono.Céfiro
Céfiro