¿Qué son exactamente las arquitecturas de instrucción de ciclo único?

La única forma que conozco de hacer que la lectura y la escritura sucedan en el mismo ciclo de reloj es que las lecturas de registro se activen en el borde positivo y las escrituras de registro se activen en el borde negativo (o viceversa), y luego hacer que sus datos la lógica de ruta se propaga completamente dentro de un período de medio reloj. En una arquitectura de un solo ciclo, en realidad es solo una diferencia semántica, un poco de engaño.

En esquemas de reloj más sofisticados, es posible que tenga múltiples fases de reloj, por lo que la relación de 'activación de borde' no necesita ser simétrica como la describí. Cuando su núcleo está canalizado, esto realmente es importante para fines de corrección, de modo que no tenga una carrera entre las etapas de lectura de registro y escritura diferida.

Creo que está justificado que esté confundido acerca de cómo se relacionan las lecturas y las escrituras en el archivo de registro, pero eso requiere que profundice un poco más en la implementación a nivel de transistor de un registro de un solo bit. Creo que encontrará que hay una carrera si ambos eventos (lectura y escritura) son activados por el mismo borde del reloj y su lógica combinacional puede propagar un cambio antes de que el estado del registro esté completamente bloqueado. Eche un vistazo a esta página web para ver una deconstrucción lógica de un flip flop D activado por borde.

Advertencia: la instrucción de ciclo único puede ser un movimiento de marketing.

Considere la hoja de datos para PIC18F4xK22.

En la mayoría de los lugares notables, verá lo siguiente:

Todas las instrucciones son de un solo ciclo, excepto las ramas del programa.

¿Suena bien? Pero enterrado en algún lugar del documento, verá lo siguiente:

Un “Ciclo de Instrucción” consta de cuatro ciclos Q: Q1 a Q4.

Así, en realidad, su instrucción ejecuta 4 relojes del sistema.

Dije esto en los comentarios, pero está un poco fragmentado.

Básicamente, tiene razón en que se necesitarían dos ciclos de reloj para ejecutar una instrucción ADD y luego bloquearla en un registro.

Sin embargo , cuando ejecuta la siguiente instrucción, esto bloquea el resultado anterior en el registro, por lo que si ejecuta dos ADD seguidos, obtendrá el resultado correcto y solo tomará dos ciclos.

Como una especie de aparte, tener un resultado bloqueado en un registro solo es relevante si desea ejecutar una instrucción en él. Si el último comando en su código fue un ADD, y no cronometró nuevamente después de eso, los registros no contendrían el último resultado, pero no importa porque no los vuelve a leer. Tan pronto como ejecute una instrucción nuevamente para leerlos, se bloquearán y luego se ejecutará su instrucción, dando el resultado correcto.

¡Es una arquitectura de ciclo único! Cuando la suma r1,r2,r3 entra en el decodificador combinacional, decodifica el mensaje y le dice a la ALU que haga la suma de r1,r2 y el resultado es una entrada para registrar r3. Ahora el valor de la suma se puede volver a escribir en el siguiente flanco ascendente del reloj o en el flanco descendente (preferido). Como la reescritura no afecta la parte del decodificador de la microarquitectura, se decodificará la siguiente instrucción y así sucesivamente. Espero eso ayude.

no hay ninguna razón por la que no pueda implementar esto en un solo ciclo, al comienzo del ciclo, los registros emiten su valor actual, su decodificador de instrucciones ve y suma, ve los registros de entrada y produce la suma de esos elementos, también ve el destino y, de forma combinada, alimenta el resultado en la entrada a r3 en el flanco ascendente que finaliza este ciclo único, r3 obtiene la suma de r1 y r2. No hay razón para usar un borde descendente ni nada por el estilo.

Ahora, si los registros hubieran estado en un archivo de registro, entonces sí, tiene un problema mucho mayor, no puede leer las dos entradas en un solo reloj sin cambiar la definición de un reloj (usar el borde descendente es hacer trampa que solo cambia la definición de un reloj en dos relojes).

Con los registros separados entre sí con su propia entrada y salida y sin contar la memoria (a veces también puede hacer esto), puede hacer fácilmente una máquina de un solo ciclo. Al comienzo del ciclo, las salidas del registro están listas, en combinación, calcula las entradas del registro antes del final del ciclo.

Si los registros están acoplados en tres estados a busA y busB tan pronto como se decodifican los códigos de operación, y esos buses internos enrutan los operandos a ALU, con la función ALU seleccionada de esa pequeña parte del código de instrucción, y el registro de destino tiene la La salida ALU se presenta a los pines de entrada de ese registro, luego el siguiente ciclo de reloj (todas las acciones de reloj ocurren en todo el MCU en el mismo borde), luego tiene un MCU de un solo ciclo de reloj.

Depende de usted definir los comportamientos tristate para implementar esto.