Quartus/SignalTap: ¿Existe un equivalente a los núcleos IP ICON, VIO e ILA de Xilinx en SignalTap de Altera?

Xilinx ofrece un analizador lógico integrado (ILA) / llamado ChipScope. Quartus II de Altera viene con SignalTap, una solución equivalente.

Como usuario avanzado$^1$, estoy usando ChipScope como netlists precompiladas. Estos archivos *.xco y *.ngc se generan a través de CoreGen y se integran en la jerarquía de diseño mediante instancias de entidad VHDL.

Me gustaría equipar un proyecto de ejemplo de Quartus II de la misma manera:

1. configurar núcleos de analizador
2. compilarlos en una netlist
3. incrustarlos en el diseño y conectar los puertos del analizador a mi lista de señales observables
4. proporcionar un archivo de configuración predeterminado de SignalTap

Pregunta:
¿Existe un equivalente a los núcleos IP ICON, VIO e ILA de Xilinx en SignalTap de Altera?

Apéndice:

Aquí están los pasos de Xilinx comparados con la lista:

1. Configure un núcleo ILA en el generador CORE (=> archivo *.xco)
2. Al guardar el archivo *.xco, se compila en una lista de conexiones (*.ngc, *.ncf, ...)
3. Se proporciona un archivo contenedor *.vhdl, que se reemplaza por netlist en el paso de traducción
4. cada ILA proporciona un archivo *.cdc, que se puede importar al proyecto ChipScope para cargar los nombres de las señales

$^1$Los ILA precompilados ahorran tiempo de síntesis; se puede configurar con disparadores cruzados complejos; se puede utilizar con VIO (núcleos de entrada y salida virtuales).