¿Puedo programar un chip QUAD SPI con un microcontrolador SPI estándar?

Me siento obligado a aclarar aquí alguna terminología. Referirse a la parte a la que se hace referencia como Quad SPI es, en el mejor de los casos, engañoso. Esta parte no tiene cuatro puertos SPI. En cambio, es una parte con una interfaz SPI que es capaz de transferir datos en ciertos modos en una sola ruta en serie, una capacidad de E/S dual de datos en serie de 2 bits a la vez y una capacidad de E/S cuádruple de datos en serie 4 -bits a la vez. La idea detrás de las partes de E/S dobles y cuádruples es que los bloques de datos pueden entrar o salir de la parte 2 o 4 veces más rápido de lo que puede soportar la interfaz SPI de E/S única heredada.

Sin duda, la nomenclatura es engañosa, pero Quad SPI es la terminología utilizada en la industria de la memoria flash para los chips que admiten el protocolo de 4 bits. No se refiere al número de buses, sino al ancho de un solo bus.

@ScottWinder: una búsqueda rápida en Google y una mirada a varias hojas de datos de chips SPI Flash parecen indicar que los términos "Dual I/O" y "Quad I/O" son los términos utilizados por los proveedores de componentes. Por otro lado, los términos "Dual SPI" y "Quad SPI" están siendo utilizados sin cuidado por los proveedores de IP que se utilizan para controlar o interactuar con los tipos de E/S múltiples de las partes SPI Flash. Por ejemplo, encontré referencias a esto en la IP proporcionada por los proveedores de FPGA de Altera y Xilinx y en un procesador de Freescale.

@MichaelKaras: estoy de acuerdo en que los proveedores de IP son probablemente la causa raíz de la nomenclatura, pero mis clientes nunca me preguntan por "E/S cuádruple"; siempre es "Quad SPI" (o QSPI). Por malo que sea, la industria ha adoptado ese uso.