¿Puede LTSPICE compilar modelos BSIM4?

De acuerdo con el propio documento de ayuda de LTspice ( enlace a una versión en caché desactualizada ; también pegado a continuación), un modelo MOSFET LEVEL=14 es BSIM4.6.1. De acuerdo con el manual de ngspice (Tabla 11.1; recortado a continuación), también usa 14 pero también puede usar 54 como alias. Si tiene problemas para ejecutar un modelo específico en LTspice, cambie la LEVEL=54descripción del modelo a LEVEL=14.

There are seven monolithic MOSFET device models. The model parameter LEVEL specifies the model to be used. The default level is one.

level   model

------------------------------------------------------

 1   Shichman-Hodges

 2   MOS2(see A. Vladimirescu and S. Liu, The Simulation of MOS Integrated Circuits Using SPICE2, ERL Memo No. M80/7, Electronics Research Laboratory University of California, Berkeley, October 1980)

 3   MOS3, a semi-empirical model(see reference for level 2)

 4   BSIM (see B. J. Sheu, D. L. Scharfetter, and P. K. Ko, SPICE2 Implementation of BSIM. ERL Memo No. ERL M85/42, Electronics Research Laboratory University of California, Berkeley, May 1985)

 5   BSIM2 (see Min-Chie Jeng, Design and Modeling of Deep-Submicrometer MOSFETs ERL Memo Nos. ERL M90/90, Electronics Research Laboratory University of California, Berkeley, October 1990)

 6   MOS6 (see T. Sakurai and A. R. Newton, A Simple MOSFET Model for Circuit Analysis and its application to CMOS gate delay analysis and series-connected MOSFET Structure, ERL Memo No. ERL M90/19, Electronics Research Laboratory, University of California, Berkeley, March 1990)

 8   BSIM3v3.3.0 from University of California, Berkeley as of July 29, 2005

 9   BSIMSOI3.2 (Silicon on insulator) from the BSIM Research Group of the University of California, Berkeley, February 2004.

12   EKV 2.6 based on code from Ecole Polytechnique Federale de Lausanne. See http://legwww.epfl.ch/ekv and "The EPFL-EKV MOSFET Model Equations for Simulation, Version 2.6", M. Bucher, C. Lallement, F. Theodoloz, C. Enz, F. Krummenacher, EPFL-DE-LEG, June 1997.

14   BSIM4.6.1 from the University of California, Berkeley BSIM Research Group, May 18, 2007.

73   HiSIMHV version 1.2 from the Hiroshima University and STARC

Que yo sepa, LTspice no ofrece una función para extraer tarjetas modelo BSIM4 de datos de tecnología, si es lo que llama "para compilar el modelo BSIM4". Pero puede encontrar un modelo que necesite en la página web del sitio web del Modelo de tecnología predictiva (PTM) http://ptm.asu.edu/latest.html o generar su propio modelo con su generador CMOS en línea .

Puede utilizar los modelos descargados con LTspice. En el ejemplo, uso tarjetas modelo NMOS/PMOS del archivo http://bsim.berkeley.edu/BSIM4/BSIM461.zip del repositorio de modelos BSIM , la sección Versiones anteriores, archivos "BSIM461/test/modelcard.nmos", "BSIM461/prueba/tarjetamodelo.pmos".

Un dibujo esquemático de LTspice de un circuito de par diferencial con carga activa:

La trama de simulación:

También puede usar modelos BSIM4 predefinidos con LTspice, configurando LEVEL=14 para el modelo de dispositivo en los componentes nmos4, pmos4. Consulte la ayuda y los manuales de LTspice.