Protección de entrada para una carga electrónica

Actualmente estoy trabajando en una carga ficticia diseñada para probar fuentes de alimentación pequeñas de menos de 10 V. Me gustaría proporcionar protección de entrada inversa para evitar que se dañen los amplificadores operacionales. Debido a que la carga tiene que medir el voltaje de entrada (funcionamiento de potencia y resistencia constantes), la caída de voltaje a través de la protección de entrada debe ser lo más pequeña posible.

Pensé en usar un MOSFET de canal P, pero eso requiere que el voltaje de entrada esté por encima del umbral Vgs del MOSFET, que estaría por encima del voltaje mínimo que quiero que esta carga pueda probar (menos de ~ 1V idealmente). Además, esto provocaría grandes caídas de voltaje y disipación de energía cuando el voltaje de entrada esté cerca del umbral Vgs del MOSFET.

Otra solución que he visto es un zener con un fusible/PTC. Los PTC son demasiado lentos para activarse y los fusibles deben reemplazarse, por lo que no parece ser una gran solución.

La solución más simple en la que puedo pensar es un solo diodo, pero esto tampoco es ideal debido a la caída de voltaje bastante grande (mín. de alrededor de 0,3 V con un Schottky).

Aquí está mi circuito actual:

esquemático

simular este circuito : esquema creado con CircuitLab

¡Agradezco cualquier idea que todos ustedes tengan para ofrecer!

EDITAR: Olvidé mencionar que esto NO ESTÁ alimentado por la fuente de alimentación bajo prueba. Va a funcionar con batería, así que estoy pensando en 2 celdas de monedas de 3v en serie reguladas a 5v.

Además, no creo haber tenido claro lo que quise decir al usar un MOSFET de canal P: https://www.circuitlab.com/circuit/bka32t/p-channel-protection/

Algo salió mal con el accesorio del circuito.
¡Eso fue rápido! Debería funcionar ahora.

Respuestas (3)

Para la protección contra voltaje inverso, podría considerar (conceptualmente) algo como esto. Los diodos son los diodos inherentes al cuerpo de los MOSFET de canal N, no componentes discretos.

Cada entrada podría volverse negativa tanto como una caída de diodo (cuerpo), por lo que puede ser necesaria cierta polarización según el amplificador/comparador, tal vez una resistencia a tierra en cada entrada del comparador y una resistencia a +5 para polarizar la entrada sobre el suelo . Algunos amplificadores/comparadores pueden requerir solo una red divisoria.

De todos modos, si Vx es negativo, entonces la salida de U1 es de ~0 V, por lo que Q2 permanece apagado y Vx puede ser tan alto como el voltaje de ruptura de Q2 sin causar daños (suponiendo que R4, R5 sean lo suficientemente altos como para evitar daños a U1). Si Vx es positivo más de unos pocos mV, entonces Q2 se enciende por completo, agregando solo miliohmios al circuito.

esquemático

simular este circuito : esquema creado con CircuitLab

Estoy construyendo este circuito y todavía estoy un poco confundido acerca de una cosa. ¿Qué quiere decir exactamente con "Cada entrada podría volverse negativa tanto como una caída de diodo (cuerpo)"? ¿El comparador y Q2 no se apagarán automáticamente y evitarán cualquier flujo de corriente?
Debería , pero si el comparador hace algo extraño (porque se ha excedido el rango del modo común de entrada), es posible que no lo haga . Algunas partes (p. ej., LM324) invertirán la fase si una entrada se lleva bajo tierra, lo que provocará un bloqueo. Es mejor asegurarse de que funcione con todas las entradas posibles.
Mi voltaje de suministro (5V) es potencialmente menor que el voltaje de entrada, que será de hasta 10V. Simplemente puedo dividir el voltaje de entrada y luego polarizarlo, ¿correcto?
Sí, entonces 3 resistencias por entrada.
¿Es esto lo que tenías en mente? Parece funcionar bien en CircuitLab. Elegí los valores de la resistencia para que fueran tan altos como creía prácticos. ¿Deberían cambiarse? circuitlab.com/circuit/7gzsm4/electronic-carga
Me parece bien. El valor máximo dependerá del chip que use y de la cantidad de compensación que esté bien, pero para una entrada CMOS puede estar bien.
Excelente. ¡Realmente aprecio toda su ayuda!

Deberá colocar una resistencia de 10k en el camino desde la fuente FET hasta la entrada -ve del amplificador operacional. No desea que esté directamente conectado allí, y solo está detectando voltaje. Sin embargo, tenga cuidado con el sesgo de entrada en este amplificador operacional, provocará una caída de voltaje en los 10k y agregará un error, así que elija una resistencia que sea lo suficientemente baja para no agregar un error significativo a su sentido de voltaje, o un amplificador operacional de precisión con Corrientes de polarización de entrada bajas.

También desea colocar 10 ohmios hasta 100 ohmios entre la salida del opamp y la puerta del FET. El amplificador operacional no quiere impulsar la compuerta capacitiva y los 10-100 ohmios allí junto con la capacitancia de la compuerta forman un polo que estabiliza el bucle. A algunas personas les gusta agregar capacitancia adicional desde la puerta a GND si el bucle aún oscila y lo necesitan aún más lento.

Para la protección de voltaje inverso, quizás pueda usar la resistencia de detección de corriente tal como está allí, y un FET de modo de agotamiento (si puede resolver los problemas de Vgs) o simplemente un relé. Tenga en cuenta que cuando la carga se conecta en sentido inverso, el diodo del cuerpo del MOSFET tiene polarización directa y la resistencia de detección y el MOSFET están en la ruta de la corriente. Esta será una corriente alta y puede sentir eso, y también puede sentir que está en reversa por la polaridad a través de la resistencia de detección.

Además, no puede alimentarlos desde la CARGA. debe tener energía independiente para los amplificadores operacionales. Puedes compartir un suelo, eso es todo.

Para un diseño más avanzado, puede hacer flotar la sección de salida y alimentarla desde un suministro separado. Cerrar el ciclo del MOSFET al amplificador operacional sería a través de optoaisladores o transformadores de señal en ambas direcciones.

Gracias por las sugerencias sobre las resistencias de retroalimentación. Me aseguraré de agregar esos. Además, este amplificador operacional es solo uno que he estado usando en CircuitLab para simulación. No estoy seguro de qué usaré en el diseño final. El modo de agotamiento FET es una idea interesante, pero ¿cómo evita que el voltaje negativo elimine los amplificadores operacionales de medición? ¿Las resistencias de alto valor son suficientes para protegerlas?
La forma más fácil de pensar en la aplicación inversa de la fuente de alimentación de carga es considerar el nodo en el drenaje del FET. Si su fuente de alimentación fuera de 15 V y la pusiera en reversa, lo ÚNICO que vería su circuito es ese nodo a -15 V. Todo lo demás es lo mismo; GND no subiría repentinamente a +15V, pero ese nodo bajará. Así que mire ese punto y determine qué sucederá cuando ese nodo en el drenaje del FET sea de -15 V (o su voltaje máximo de PSU, si está probando PSU de 48 V, ese punto será de -48 V. ¿Cómo puede proteger su circuito ahora? :)
Comenzaré. Suponiendo que alimenta los amplificadores operacionales desde su propio riel de alimentación y pone -15V en ese nodo, lo siguiente es cierto: OA3 está a salvo de daños, solo ve -1.5V en su entrada y no actual.
OA6 sigue siendo seguro... solo ve el voltaje diferencial a través de la resistencia de detección R1, al igual que antes, solo que ahora el voltaje está invertido. La entrada -ve es más negativa que la entrada +ve, por lo que la salida va a GND. 0V. El FET está bien con esta situación particular (puerta a 0V). [nota: si alimenta OA6 con un suministro bipolar, puede hacer que vaya por debajo de GND en esta situación... (es posible que al FET no le guste eso, necesitará un diodo en la puerta ahora)... pero esta oscilación negativa de la salida puede ser su indicador de polaridad inversa e impulsar otra lógica para desconectar la carga :)
Entonces, solo para aclarar, estamos hablando de usar un FET de agotamiento, ¿verdad? Siempre que el FET esté apagado, OA6 y OA2 deberían estar bien porque ambos están midiendo la caída en la resistencia, ¿correcto?
No estaba pensando en usar un FET de agotamiento como el principal FET activo, pero supongo que eso también podría funcionar. No es la solución a la protección de voltaje inverso. Estaba pensando que podría usar el modo de agotamiento FET en línea con la entrada, de modo que normalmente esté abierto, pero si detecta el voltaje inverso al detectar el voltaje negativo en el drenaje del FET de alimentación principal, entonces esto podría usarse para pellizque el dep-FET y desconecte el voltaje inverso. algo así.. No lo he pensado bien, es solo una idea para que lo sigas. Vgs para el dep-FET no puede provenir de la carga
Sí, ambos amplificadores operacionales son seguros, así como el tercero. La clave es entender lo que estaba diciendo cuando dije que "el voltaje negativo simplemente aparece en ese nodo (el drenaje del FET principal), entonces, ¿qué problemas causa eso?" es decir, si ese nodo va a -Vmax, ¿es seguro? Tendrá un cortocircuito desde el terminal GND, a través del sensor R1, a través del diodo del cuerpo principal del FET y hacia el terminal +RED de su carga. Si su PSU puede suministrar 100A, lo hará; así que pregúntese ¿qué hará esto? ¿explotará la resistencia, explotará el FET? por supuesto que sí. Así que también necesitas un fusible.

Si tiene amplificadores operacionales en su carga ficticia, entonces no puede alimentarlos desde la fuente de alimentación que está probando si solo proporciona 1 voltio. Esto tiene que significar que su carga ficticia tiene un suministro externo y, si lo tiene, ¿cuál es el problema al usar eso para generar suficiente voltaje negativo para encender su p ch fet? ¿Quizás me estoy perdiendo algo aquí?

¡Gracias por la respuesta! Olvidé mencionar que esto NO ESTÁ alimentado por la fuente de alimentación bajo prueba. Va a funcionar con batería, así que estoy pensando en 2 celdas de monedas de 3v en serie reguladas a 5v. Según el circuito de protección de entrada que acabo de agregar en la edición, ¿sigue siendo factible crear un voltaje negativo? ¿Cómo haría que respondiera a un voltaje de entrada negativo?