¿Por qué se está optimizando este módulo Verilog del generador de reinicio de encendido?

Estoy tratando de escribir un módulo Verilog que genere una señal de reinicio de encendido durante algunos ciclos de reloj. Estoy sintetizando usando Lattice iCEcube2 + Synplify Pro apuntando a un iCE40 HX1K en el Nandland Go Board .

Si escribo el módulo de esta manera, se está optimizando:

`default_nettype none

module reset_generator #(
  parameter COUNT_WIDTH = 2
) (
  input wire    i_clk,
  output wire   o_rst
);

  reg [COUNT_WIDTH:0]   rst_count;
  assign o_rst = !rst_count[COUNT_WIDTH];

  always @(posedge i_clk) begin
    if (o_rst == 1) begin
      rst_count <= rst_count + 1;
    end
  end
endmodule

iCEcube2 emite esta advertencia:

...
@N:CL189 : reset_generator.v(13) | Register bit rst_count[4] is always 1.
@N:CL159 : reset_generator.v(6) | Input i_clk is unused.
...
@N:BN115 : ball_absolute_mv_vga_top.v(19) | Removing instance reset_gen (in view: work.ball_absolute_mv_vga_top(verilog)) of type view:work.reset_generator_4s(verilog) because it does not drive other instances.
...

Y puedo verificar que la o_rstseñal nunca se establece en 1. Pensé que todos los registros se inicializaron en 0, por lo que no estoy seguro de por qué piensa rst_count[4] is always 1.

Sin embargo, si configuro explícitamente rst_counta 0, así:

  reg [COUNT_WIDTH:0]   rst_count = 0;

Ahora ya no se optimiza y funciona como se esperaba, pero iCEcube2 muestra esta advertencia:

@W:FX1039 : reset_generator.v(13) | User-specified initial value defined for instance reset_gen.rst_count[4:0] is being ignored. 

Esta advertencia también implica que los valores iniciales son 0. Entonces, ¿por qué se optimiza la primera versión? ¿Y por qué agregar un valor inicial que se ignora cambia el comportamiento? ¿Es esto solo una peculiaridad de iCEcube2 y/o Synplify Pro?

EDIT 1 : estoy usando un reinicio de encendido porque Lattice solo puede inicializar registros a cero, y me gustaría que algunos comiencen con valores distintos de cero.

El o_rstde este reset_generatorcomponente está conectado a otro componente en un nivel superior como este:

  wire w_reset;
  reset_generator #(
    .COUNT_WIDTH(4)
  ) reset_gen (
    .i_clk(i_clk),
    .o_rst(w_reset)
  );

  ball_absolute ball_absolute (
    .clk(i_clk),
    .reset(w_reset),
    .vsync(o_vga_vsync),
    // ...
  );

La razón por la que hace esto es porque ball_absolutetiene un par de registros X/Y para la posición de la pelota en la pantalla. Me gustaría que la pelota comenzara en el medio de la pantalla, no en (0, 0). Y debido a que Lattice solo puede inicializar registros en 0, quiero usar una señal de reinicio de encendido para establecer X/Y en valores distintos de cero.

El proyecto completo está en GitHub .

EDICIÓN 2 : También entiendo que una señal de bloqueo de PLL podría usarse como un reinicio de encendido, pero desafortunadamente el HX1K no tiene ningún PLL. El Go Board utiliza un cristal externo para el reloj.