Estoy usando AD9742 (dispositivo analógico) para construir un convertidor de digital a analógico (DAC) de alta velocidad. Usaré puertos de E/S digital FPGA como entradas al DAC. Como puedo encontrar en la hoja de datos , el diseño de ejemplo se puede encontrar y mostrar en la figura a continuación.
Puedo entender que R1-R9 son las resistencias desplegables para hacer que las entradas estén al nivel de GND en caso de que no haya entradas (flotantes).
No puedo entender cuáles son los propósitos de usar RP3 y RP4 (22 ohmios) en serie entre DB0X-DB13X a DB0-DB13 antes de las entradas DAC.
He buscado otros tipos de hojas de datos de DAC (por ejemplo, TI DAC902, DEM-DAC90xU/E) y todos tienen un diseño similar. ¿Alguien sabe por qué necesitamos el RP3 y el RP4?
Gracias de antemano.
Mejor.
Lo más probable es que haya para reducir EMI.
Tuve que hacer eso extensamente en las tarjetas de video que diseñé para reducir los tiempos de subida y bajada de la señal para limitar los armónicos y reducir la EMI que se acoplaría y sería muy visible en la imagen de video.
En términos generales, lo que sea que esté impulsando una línea digital tiene una ventaja mucho más rápida de lo que necesita la cosa que lo recibe. Esto se debe a que el controlador está diseñado para ser capaz de manejar muchas puertas. Como tal, puede tener bastante espacio para ralentizar los bordes. Esto es especialmente cierto en el caso de transacciones de bus síncrono que tienen retrasos de establecimiento y retención bien definidos.
La resistencia, junto con la capacitancia de la traza más allá, actúa como un filtro de paso bajo.
Hace bastante la diferencia.
Las redes de resistencia proporcionan terminación/polarización para asegurar bordes limpios y evitar el repique .
El esquema al que hace referencia es para placas de demostración, que se alimentan de cables planos.
La hoja de datos cubre tanto la pieza como la placa de demostración.
Las entradas digitales están diseñadas para ser impulsadas desde varios generadores de palabras, con la opción integrada de agregar una red de resistencias para una terminación de carga adecuada.
Es un poco vago, pero obtener 210 MSPS a través de un cable plano requeriría una terminación adecuada. Entonces hablan de terminación en la hoja de datos.
Pero la sección de Entrada Digital en la página 14 no habla de ninguna terminación.
Como usted indica, la hoja de datos para el accesorio de evaluación TI: DEM-DAC90xU/E tiene una terminación similar y más extensa y pull-up y pull-down con los 22Ω posiblemente reemplazados por capacitores para acoplamiento de CA. En p3, TI afirma:
En cualquier caso, la señal de entrada digital aplicada debe tener una terminación adecuada para asegurar bordes limpios y evitar que suene.
El DEM-DAC90xU/E es compatible con DAC902. Pero si examina las entradas digitales de la hoja de datos del DAC902 , no se menciona ninguna terminación, polarización, etc.
Todas las entradas digitales son compatibles con CMOS.
se trata de lo más lejos que van. Nada más.
Por el dinero, hablaría con un ingeniero de aplicaciones, pero creo que la respuesta es bastante obvia.
JRE
chris knudsen
JRE
Trevor_G
JRE