¿Por qué hay tantos pines de 8086 activos-bajos?

¿Por qué hay tantos pines de 8086 activos-bajos? ¿Tiene algo que ver con el hecho de que más circuitos pueden absorber corriente que generar corriente, o hay otra razón para ello?

dejando de lado todas las excelentes respuestas aquí, active low es IMO más fácil de implementar en el diseño físico de una aplicación: solo tiene que proporcionar una conexión a GND, en lugar de una línea de voltaje; en muchas situaciones, en realidad es más fácil y seguro tirar de la línea hacia abajo en lugar de hacia arriba (ver interruptores, etc.).
Era un complot secreto para vender circuitos integrados inversores... ;-)
¿Tantos? El 8086 tiene 37 pines de señal, de los cuales solo 4 son activos bajos dedicados.

Respuestas (3)

En la era TTL, activo bajo era el estándar.

Las partes antiguas de NMOS como el 8086 se diseñaron en ese período de tiempo; tenga en cuenta que los niveles de entrada son compatibles con TTL Vih = 2.0V y Vil = 0.8V.

Active-low permite cableado-OR con colector abierto/salidas de drenaje (es posible que haya notado que llamarlo 'cableado-OR' implica una lógica negativa).

Además, las partes de NMOS eran casi como RTL, excepto que las resistencias pull-up (cargas) eran MOSFET de canal n en modo de agotamiento, por lo que los bordes negativos tenderían a ser más nítidos con la carga capacitiva. No hay partes de canal p en esta tecnología (lo que la hizo más simple y, por lo tanto, de mayor rendimiento)

Las partes CMOS (originalmente serie 4000) no fueron diseñadas para ser compatibles con TTL y generalmente tienen entradas activas altas. Las partes CMOS 74C/74HC, etc. derivadas de funciones TTL similares tienden a tener entradas bajas activas. Recordar esta diferencia puede servirle incluso hoy: si necesita un flip-flip con una entrada clara alta activa, es más probable que lo encuentre en una parte 4xxx o 74HC4xxx que en una parte 74HCxx como 74HC74.

Te perdiste la carne y las papas: consumo de energía. RTL, TTL y NMOS tenían esta peculiaridad: una línea baja consume mucha energía, pero una línea que se deja alta no consume energía. CMOS, por otro lado, solo consume energía cuando se cambia, lo que permite un diseño simétrico y, por lo tanto, una división entre activo bajo y activo alto.
@MaxthonChan Cierto, por supuesto, pero no estoy seguro de cómo eso es relevante para la pregunta. Las entradas son de alta impedancia. El chip consume alrededor de 1/3 de amperio allí sentado, por lo que no creo que unos pocos uA de entrada alta o baja importen mucho.
Son las etapas de salida que consumen energía cuando están bajas.
@MaxthonChan La corriente de salida es de 400 uA a 2,4 V, no mucho en comparación con 340-360 mA. Dudo que hayan pensado mucho en ese aspecto.
Se suma con una gran cantidad de transistores en el chip. Multiplique ese consumo de corriente por el recuento de transistores y obtendrá un chip tostado.
@MaxthonChan Las cargas internas serán mucho menores que las cargas para los pines de E/S, ya que la capacitancia de carga será mucho menor. Ese es un problema ortogonal.
Todavía necesitas 1,5 millones de esos para hacer un chip.
@MaxthonChan Es posible que hayan prestado atención a la lógica interna por ese motivo.
Punto justo. Aunque todavía hay una señal de reloj corriendo por todas partes a través del chip...

En algunas tecnologías, es más fácil hacer un FET de canal N con más capacidad de corriente que un FET de canal P.

El 8086 es anterior a la lógica CMOS (rápida y de bajo voltaje). Está construido en tecnología NMOS, con transistores NMOS (que, como los transistores NPN, hacen buenos pull-downs) y... no estoy seguro de qué usó como pull-ups, posiblemente más transistores NMOS que, en ese papel, hacen pull-ups lentos y de baja corriente.

Entonces, de manera análoga a la lógica TTL contemporánea , que se usó para gran parte de la lógica de soporte, se diseñó para las limitaciones de los transistores disponibles, lo que significaba que las señales críticas se reducían y la lógica baja activa era más fácil de usar para ellos.