¿Por qué este PMOS LDO no requiere compensación para ser estable?

Es probable que el problema sea uno de margen de fase y el número de etapas. Recuerde que un amplificador de bucle cerrado se vuelve inestable cuando la dinámica del circuito introduce un cambio de fase adicional de 180 grados en alguna frecuencia en la que todavía hay ganancia. Además, tenga en cuenta que cada polo en el circuito contribuirá con dicho cambio de fase (y una caída de ganancia), y cada etapa contribuirá con polos.

De ello se deduce que cada etapa de ganancia adicional contribuye tanto a una mayor ganancia de CC como a un cambio de fase adicional de 90 grados cerca de su frecuencia de polo dominante. Juntos, estos son una mala señal para la estabilidad: la fase alcanza los 180 grados a una frecuencia más baja, mientras que la mayor ganancia ahora puede alcanzar la unidad a una frecuencia más alta.

En la publicación vinculada, se usa un LM358, que crea una estructura que contiene un amplificador operacional con compensación de ganancia unitaria que tiene múltiples etapas y compensación interna, seguido de otra etapa de ganancia que introduce una ganancia de CC adicional y un polo. Dada la siguiente figura de la hoja de datos, es razonable sospechar que el LM358 no tiene mucho margen de fase para compensar los efectos de las etapas adicionales (y, en general, los amplificadores operacionales no suelen estar optimizados para ese objetivo):

Su estructura es un solo par diferencial seguido de una sola segunda etapa, que cambia la ganancia del bucle por la estabilidad, y es mucho más probable que sea estable porque cada etapa contribuye con un solo polo dominante y 90 grados de cambio de fase. Tienen otros polos, pero es probable que estén muy por encima de la frecuencia de ganancia unitaria y, por lo tanto, no afecten fuertemente la estabilidad del sistema.

Un análisis de estabilidad de bucle cerrado de señal pequeña (p. ej., stben Spectre/Cadence, no estoy seguro acerca de SPICE) puede arrojar hallazgos más útiles. Esta es una gran simplificación ya que he usado pocos números y he pasado por alto los ceros en la función de transferencia (que generalmente son insignificantes pero pueden no serlo cuando están en forma de grandes condensadores de compensación y pueden vivir en el LHP o el RHP del dominio s .

¿Por qué este PMOS LDO no requiere compensación para ser estable?

Supongo que tienes suerte .

Las razones por las cuales son posiblemente:

1. Tiene una ganancia de bucle limitada porque R2 tiene un valor bajo. A menudo, en un LDO en chip, R2 será la salida de un espejo de corriente que hace que ese punto tenga una alta impedancia (mucho más alta que sus 10 kohm).

2. Tiene una ganancia de bucle limitada porque su salida está cargada por una resistencia de 100 ohmios. Intente hacer una resistencia de 1 Mohm y vea qué sucede.

3. El transistor de salida PMOS (M3) tiene una capacitancia de entrada significativa (alrededor de 900 pF), que en combinación con R2 (10 kohm) da un polo (dominante) a alrededor de 110 kHz, que es una frecuencia razonablemente baja. Espero que los otros polos del circuito estén a frecuencias mucho más altas. Este polo a 110 kHz en combinación con la ganancia de bucle baja significa que su circuito se comporta como un bucle de retroalimentación de primer orden . Los otros polos (que pueden causar oscilaciones) están en frecuencias que son mucho más altas donde la ganancia de bucle habrá caído por debajo de 1 , lo que hará que su bucle sea estable.

¡Para un análisis adecuado, debe hacer un pequeño análisis de señal en este circuito!