¿Por qué una memoria GDDR5 que está diseñada para funcionar a 1250 MHz se vuelve lenta a 1450 MHz? ¿Por el inicio de la verificación ECC? ¿Porque no se supone que funcione en esa frecuencia (¿codificado?)? ¿Por alguna condición de resonancia relacionada con la física cuántica? ¿Quizás los condensadores se cortocircuitan a frecuencias más altas o las bobinas obtienen más inductancia?
Nota: se vuelve más rápido después de 1575 MHz y tiene un pico en 1650MHz. El pico más lento está en 1375 MHz.
Nota al margen: aplicó muchos voltajes a través de 1.5V...1.7V pero no pudo cambiar el comportamiento de la memoria (1.5V es estándar)
Nota profunda: también tengo un zumbido de bobina cuando no estoy overclockeado. El overclocking me deshace del sonido de lloriqueo coid.
Esto es para la tarjeta gráfica HD7870.
Gracias.
Una forma en que este tipo de comportamiento pico/valle puede ocurrir con el rendimiento de DRAM: hay varios parámetros de velocidad interrelacionados que deben cumplirse.
Una es la velocidad del bus simple que está ajustando: a medida que la aumenta, la transferencia de datos hacia/desde la DRAM se vuelve más rápida.
Otro es el tiempo de acceso interno entre la matriz de memoria 2-D y un búfer que contiene una sola fila de valores (Tiempo de acceso a la fila). Por lo general, después de obtener una fila, hacemos muchos accesos en esa fila (los píxeles adyacentes comparten la fila), por lo que esto tiene un efecto relativamente pequeño.
Otro es el retraso entre solicitar un valor particular de esa fila (es decir, en una dirección de columna particular) y que ese valor esté disponible en los pines de salida (Tiempo de acceso a la columna).
Ahora el problema viene porque el tiempo de acceso a la columna que necesitamos es un valor fijo (digamos 20 ns) pero la velocidad del bus es variable. Pero los componentes internos normalmente no pueden funcionar en fracciones de un ciclo de reloj, por lo que el tiempo de acceso a la columna en realidad se expresa como un número entero de ciclos de bus; la hoja de datos puede llamar a esto CAS Latency o CL.
Ahora, si CL = 7 ciclos a 1375 MHz pero luego aumenta un poco la velocidad del bus, CL tiene que aumentar a 8 ciclos para cumplir con el tiempo de acceso a la columna, por lo que los accesos a la memoria se ralentizan y el rendimiento real cae. Aumente la velocidad del bus y el rendimiento aumentará nuevamente, hasta que finalmente 8 ciclos del bus sean demasiado cortos para el tiempo de acceso a la columna y CL deba aumentarse a 9 ciclos.
Estos no son números exactos; tendría que encontrarlos en las hojas de datos de la memoria instalada en su tarjeta gráfica.
EDITAR: jugar con una hoja de cálculo:
Observó el rendimiento más alto a 1375 MHz y 1650 MHz.
Estas frecuencias estaban separadas por 275 MHz.
Casualmente (¡no!) resultan ser 5 * 275 MHz y 6 * 275 MHz. Por lo tanto, sus observaciones son consistentes con un tiempo de acceso a la columna de 1/275 MHz y CL=5 para frecuencias de hasta 1375 MHz y CL=6 entre 1376 y 1650 MHz.
Probablemente pueda encontrar un pico de rendimiento similar (¡y chips más frescos!) a 1100 MHz y CL=4.
Kortuk