Es curioso si existe una regla general para optimizar los valores de resistencia total en una referencia de divisor de voltaje en un circuito comparador. Adivinar que en última instancia se reduce a si maximizar la precisión o minimizar el poder es una preocupación mayor.
Por ejemplo, el LMV331 ( http://www.digikey.com/product-detail/en/stmicroelectronics/LMV331ICT/497-10355-2-ND/2217242 ) proporciona una corriente de polarización de entrada máxima de 400 nA:
Suponga que VDD = 5 V, mi proceso sería tomar Ibias*100 = 40 uA. 5 V / 40 uA = 125 kΩ (resistencia total). Luego configure R1 + R2 según sea necesario para obtener la referencia de voltaje deseada. Esto daría una precisión de ~1% con un consumo de energía de 5 * 5/125k = 0,2 mW.
Entonces, si quisiéramos comparar con una referencia de 1V , el circuito resultante se vería así:
simular este circuito : esquema creado con CircuitLab
¿Es este un buen enfoque general?
Editar: se cambió la referencia a 1V por la corrección de Tony.
Hay varios problemas con su método:
Dado que está utilizando un suministro de 5 V, eche un vistazo al MCP602x, por ejemplo. Puede obtener piezas con una compensación de solo 250 µV a 25 °C y 2,5 mV en todo el rango de temperatura extendido. La corriente de polarización de entrada máxima es de solo 150 pA hasta 85 °C, más de tres órdenes de magnitud mejor que la parte que muestra.
2V ref usaría R2 = 50k, R1 = 75k, sí, este enfoque está bien, pero la entrada Vin + también debe tener una impedancia de serie Req para coincidir con Vin- para minimizar Iin creando un voltaje de compensación debido a la falta de coincidencia de resistencia.
Debe calcular IinReq(-)=InReq(+) y luego comparar con la compensación de entrada Iio y Vio para la temperatura ambiente y el rango de temperatura deseado. luego compare con el drenaje de energía y elija otro si no cumple con su aprobación.
Después de definir T range['C] y desea usar el peor de los casos no nominal, entonces calcula Req para el divisor (R1//R2) y busca Iin (max over temp) y compara con el desplazamiento interno de Vio (típico, max) e intente no exceder su presupuesto de error.
El mejor enfoque es definir claramente sus límites para el error de detección de umbral, la necesidad de histéresis y definir realmente las necesidades de su aplicación y el presupuesto de energía para este circuito.
Está bien iterar estos requisitos como una de las muchas compensaciones. Pero no está bien ser vago acerca de los requisitos, entonces el diseño no puede ser verificado (por nadie) ya que esta parte de cada buena práctica de diseño, tener "especificaciones de diseño" y luego un plan de prueba para verificar todas y cada una de las partes del diseño o un Plan TVP con pruebas ambientales adecuadas .
ej., umbral de 15~35'CV 2V +/-50mV con histéresis de 10mV.) para 5V +/-1%, otras fuentes de error son la tolerancia R, Iin, Iio, Vio, Rin (discordancia)
La capacitancia en el nodo Vref es útil, porque esa C predice el RUIDO TOTAL INTEGRADO. Un comparador rápido responderá a todo ese ruido. Un comparador lento podría no hacerlo.
Usando Vnoise = sqrt( K*T/C), dado 10pF para C, el ruido total es de 20 microVoltios RMS. O bien, a 6 sigma (6 veces RMS) para capturar la mayor parte del riesgo pico a pico, el voltaje es 20*6 = 120 microvoltios.
¿Por qué es esto interesante? USTED puede establecer el ancho de banda en ese ruido Vref, seleccionando resistencias y, opcionalmente, agregando un condensador adicional a GND
Un límite total de 100*10pF reduce el ruido 10:1 (el sqrt) a 12 microvoltiosPP.
Tony Estuardo EE75
Jim