Tengo un producto en volumen de fabricación donde la CPU integrada ahora está obsoleta.
Tengo que reemplazar esa CPU con una alternativa de menor costo. Por razones políticas (y prácticas) no puedo elegir qué CPU usar.
La CPU original tenía un chip complementario que proporcionaba un puerto de impresora. El reemplazo no tiene esa característica.
El puerto de la impresora es/fue utilizado con fines de depuración por un RTOS heredado (y muy antiguo/obsoleto). Me encantaría cambiar ese sistema operativo, pero debido a la complejidad, eso no sucederá antes de que detengamos la producción del diseño actual debido a la escasez.
La CPU de reemplazo no tiene un puerto IEEE1284 (también conocido como EPP, ECP, LPT, SPP, impresora, etc.)
He buscado por todas partes y no puedo encontrar un ASIC que implemente IEEE1284 en un bus PCI de 3,3 V. Las únicas partes que puedo encontrar que alguna vez fueron también están obsoletas.
Puedo encontrar IP suave de VHDL, pero los poderes fácticos no quieren un FPGA en el diseño y, en cualquier caso, el costo de la IP es demasiado alto.
Entonces, (a riesgo de ser acusado de 'comprar') ¿hay un fabricante que todavía fabrica un dispositivo ASIC PCI IEEE1284 de 3.3V (a veces llamado SuperIO) que se puede comprar a bajo costo en volúmenes de producción relativamente bajos para la venta en ( o importar a) Europa?
tia,
Le sugiero que golpee el puerto LPT en el código. El ejemplo de AVR se puede encontrar aquí . Alternativamente, puede realizar la depuración a través de alguna nueva interfaz preferida, y luego solo para los dispositivos de depuración antiguos, cree un hardware intermedio que traducirá esta nueva interfaz a la antigua interfaz LPT. Esto será bueno para el futuro, porque puede abandonar LPT por completo cuando RTOS finalmente obtenga un reemplazo.
Podría usar un chip CPLD para sentarse en el bus PCI e implementar el puerto ECP. Sí, va a necesitar algo de trabajo de diseño de verilog, pero hay modelos de bus PCI decentes en núcleos abiertos para probar. A menudo es un diseño de un solo chip, ya que no necesita el hardware de configuración requerido por un FPGA.
Aquí hay un proyecto de código abierto que utiliza un CPLD para implementar un adaptador IDE para bus ISA como motivación: http://dangerousprototypes.com/2012/02/13/xt-ide-adapter-tested-and-working/
Hay varias personas trabajando en esto en los foros de Vintage Computer http://www.vintage-computer.com/vcforum
pjc50
jay m
jay m