Estoy usando un oscilador de cristal de 32 kHz con temporizador 1 en un PIC16F1825 para proporcionar una sincronización más precisa para los eventos (quiero hacer algo cada 20 minutos). El circuito de cristal parece bastante fácil de diseñar, pero no estoy seguro de si se necesita una resistencia para reducir el nivel de la unidad. Estoy funcionando a 3.0V.
Estoy usando un cristal ABS25-32.768KHZ-4-T de Abracon como cristal. Tiene un C L de 12.5pF. Así calculo C1 y C2 a 18pF. El problema es Rs . El nivel de control máximo del cristal se especifica en 1uW y la ESR es de 50k, pero no puedo determinar si el PIC (en modo LP) sobrecargará el cristal si Rs es cero. ¿Puedo suponer que LP será el "nivel correcto". He visto varios circuitos donde R s es 100k y un número donde no está presente. De ahí mi confusión.
No se ha indicado la resistencia de salida efectiva de las compuertas cmos internas. Por lo tanto, le sugiero que deje una provisión para la resistencia de salida. Recuerde que una resistencia tiene tolerancias mucho mejores que las compuertas internas. Si está haciendo un gran esfuerzo, ejecute la validez de obtener es genial. Si sobremarchas el Xtal, podrías explotarlo como dijiste, no lo he logrado en 3V3. Podrías obtener una precisión pésima, la tercera operación de sobretono que realmente arruinará las cosas. Más sutil, podrías obtener un arranque poco confiable porque el osc necesita algo del cambio de fase producido por C2 y la resistencia efectiva total. Si está un poco preocupado por todo esto, verifique la forma de onda del osc en un osciloscopio. Demasiada retroalimentación tiende a cuadrar las cosas y muy poca hace que la onda sinusoidal demasiado perfecto.
Andy alias
tallarines