Algunos antecedentes: tengo un pequeño proyecto de hobby en ejecución que básicamente conecta un mcu ARM de 64 pines (el STM32F405RGT6) a un códec estéreo (un TI PCM3010) a través de la interfaz I2S. Derivo el reloj maestro para el bus I2S de la MCU (la serie stm32f4 aparentemente tiene un PLL para este propósito), que funciona a 12,288 MHz (256 veces la frecuencia de muestreo, que en este caso es de 48 kHz). El reloj de bits y las respectivas líneas de entrada/salida de datos funcionan a aproximadamente 3 MHz. Actualmente estoy buscando enrutar el diseño en una placa de 2 capas, ya que en realidad no tiene una gran cantidad de E/S. Hasta ahora, he podido ubicar el códec literalmente al lado de la MCU, por lo que las longitudes de seguimiento de los pines respectivos tienen una longitud de 3 a 13 mm (y como ventaja, las mitades analógicas/digitales están bien segmentadas). El plano de tierra está intacto,
Ahora para la pregunta real; ¿Se requiere incluso terminar las líneas de transmisión por debajo de cierta longitud? He visto en alguna literatura que este es el caso (ya que no tiene que terminar nada), pero ¿por qué es esto exactamente? Sé que realmente depende de la tasa de borde (y la impedancia de origen/destino/traza), pero ¿obtendría algún beneficio al hacerlo de todos modos? Debido al diseño del chip del códec, sería posible terminar las líneas en serie, pero en realidad solo alejándolas e introduciendo más vías y planos de tierra rotos en la ecuación. Me doy cuenta de que este es un tipo de diseño de baja velocidad/velocidad de borde y podría salirme con la mía enrutando la placa con los ojos cerrados, ¡pero en realidad me gustaría diseñar algo correctamente por una vez!
Primero, como mencionas, el parámetro crítico suele ser los tiempos de subida y bajada de tus bordes. Puede estimar el "rodillado de frecuencia" efectivo de su señal
dónde es el más rápido de sus tiempos de subida y bajada. El parámetro es una especie de factor de engaño; depende de si midió el tiempo de subida como un valor del 10 % al 90 % o del 20 % al 80 %, y algunos autores dan números entre 0,5 y 0,8, pero para estar seguro, podría usar simplemente 1,0.
Como explica Jippie en su respuesta, si la longitud de onda asociada con esta frecuencia es más de 10 veces la longitud de la traza, generalmente no necesita preocuparse por los efectos de la línea de transmisión.
Y, de hecho, así es como la mayoría de los controladores CMOS y TTL están destinados a operar --- excepto por ciertos tipos específicos, en realidad no tienen la capacidad de controlador actual para controlar una resistencia de terminación de 50 o 75 ohmios.
Otra complicación es que la mayoría de los dispositivos CMOS y TTL no tendrán una especificación para el tiempo de subida y bajada. Tendrá que estimarlo a partir de la capacidad de corriente del variador y la capacitancia de carga:
Donde I es la corriente de salida de cortocircuito para su controlador y C se estima a partir de la geometría de su pista y la capacitancia de entrada de la carga.
Si está utilizando piezas ECL, tenga en cuenta que incluso si no termina la línea de transmisión, todavía necesitan una resistencia desplegable para polarizar correctamente el transistor de salida.
La regla general es que la teoría de la línea de transmisión entra en juego cuando la longitud de la línea de transmisión es 10% o más larga que la longitud de onda de la señal.
La longitud de onda de la señal se puede calcular de la siguiente manera:
Dónde:
Entonces, por ejemplo, si tiene una señal de 1 MHz en un cable coaxial promedio, la longitud de onda . Una vez más, como regla general , al usar una señal de 1 MHz y si su cable es más corto que 20 m, no tiene que preocuparse demasiado por la coincidencia de impedancia.
Por supuesto, cuando obtiene resultados cercanos a la regla general, debe extraer fórmulas más precisas. @ThePhoton hace un par de buenos puntos en su respuesta.
Andy alias