Lógica de circuito de transistor de diodo

Mira los siguientes dos esquemas. A la izquierda es donde ninguna de las entradas está presente, o bien están todas altas y sus diodos no conducen. A la derecha es donde uno o más de los diodos de entrada están conduciendo. He proporcionado algunos voltajes y corrientes para mirar, y una explicación de por qué$R_1$está presente, también.

Me he tomado el tiempo aquí para reorganizar un poco el esquema. La razón principal es que quería diseñar los cuatro diodos de una manera que pueda ayudarlo a ver qué está sucediendo y por qué.$D_1$está ahí. La razón quedará clara cuando veamos el esquema de la derecha (no es importante para el de la izquierda).

^{simular este circuito : esquema creado con CircuitLab}

A la izquierda, ninguno de los diodos de entrada conduce. Entonces la base de$Q_1$se levanta y requerirá una pequeña corriente de base (y por lo tanto una pequeña caída de voltaje a través de$R_4$.) El voltaje en la base de$Q_1$se calcula trabajando hacia arriba desde el emisor de$Q_2$, que está en$0V$. Dado que ambos BJT están activados (simplemente siga el camino desde$R_3$y para$R_4$, a través del emisor base de$Q_1$, a través de$D_1$, y luego a través del emisor base de$Q_2$) la base de$Q_2$será arrastrado hasta aproximadamente$750mV$más o menos.$D_1$añadirá otro$700mV$más o menos. Entonces$Q_2$El emisor base de agrega otro .. tal vez$700mV$a ese. tengo sobre$2.15V$, pero en realidad probablemente será un poco menos que eso, ya que sobreestimé los voltajes un poco). Esto significa que aproximadamente$1.6mA$estará corriendo$R_3$, casi todo el cual debe pasar por el colector de$Q_1$. La pequeña corriente de base necesaria para$Q_1$dejará una pequeña caída de voltaje a través$R_4$. Pero no mucho.

Todo esto significa que$Q_2$será conducido a una saturación dura con aproximadamente$1.6mA$en su base-emisor. La salida podrá hundirse hasta aproximadamente 10-20 veces más. Lo que significa que puede hundirse mucho. Es posible que sea necesario, como pronto verá (en cuanto a por qué) en el esquema correcto.

En el esquema de la derecha, uno o más de los diodos están "hacia abajo". Su valor de voltaje en el extremo del cátodo será cercano a cero, pero he permitido algunos cientos de milivoltios allí y lo llamé "LO". Entonces, el ánodo de estos diodos se acercará a tierra. Esto significa que$R_3$y$R_4$ahora forma un divisor y tendrá que hundirse$1mA$en esos diodos.

(Es por eso que mencioné que el esquema de la izquierda puede necesitar hundir una buena cantidad de corriente. Si cada circuito conducido bajo por el esquema de la izquierda necesita hundirse$1mA$, entonces la conducción de 5 entradas necesitaría hundirse$5mA$, etc. Se suma rápido.)

Ahora, en el esquema de la derecha, puedes ver que con la base de$Q_1$establecido en tal vez tanto como$1V$, sería posible que$Q_2$la base de estar en algún punto medio entre$1V$y$0V$. si hubiera$500mV$cada uno, digamos, entonces ambos transistores aún podrían estar encendidos. Esto NO sería bueno. Entonces$D_1$se inserta allí para asegurarse de absorber suficiente voltaje para garantizar que las uniones combinadas base-emisor de$Q_1$y$Q_2$no puedo ver mucho voltaje restante para compartir. Lejos, demasiado poco para hacer daño, de todos modos.

Supongamos que todavía hay una corriente muy pequeña allí. Solo como un qué pasaría si. Bueno, esta pequeña corriente presentará una caída muy pequeña a través$R_1$y por lo tanto la base de$Q_2$seguirá estando prácticamente en$0V$y sólidamente APAGADO. Incluso si$Q_1$sigue conduciendo ligeramente, no se enciende$Q_2$. Entonces, en efecto,$Q_1$y$Q_2$ambos estarán APAGADOS y esto permite$R_2$para subir la salida a$V_{CC}$.

El circuito correcto no puede generar mucha corriente, ya que$R_2$es todo lo que hay para eso. Pero afortunadamente, cuando los diodos están todos APAGADOS, no necesitan mucho. Así que eso también funciona bien.

Intentaré hacer algo que no sea tan habitual en este foro: revelar la idea básica, la filosofía detrás de esta clase de puertas lógicas BJT (DTL y TTL) en lugar de analizar detalles específicos del circuito. En sentido figurado, intentaré "mostrar el bosque a los árboles" :)

En mi opinión, la idea principal en todas estas implementaciones es desviar la corriente que fluye a través de un elemento de diodo conectando en paralelo otro elemento de diodo con un voltaje de umbral más bajo . El beneficio de esta "autoconmutación" actual (redireccionamiento, desvío o dirección) es la transición rápida ya que: primero, la corriente se cambia muy bruscamente; segundo, el voltaje a través de los elementos conectados en paralelo casi no cambia (las capacitancias parásitas no se recargan). Puedes observar este truco de circuito de una manera atractiva conectando un LED rojo de 1.5V en paralelo con un LED verde de 2.5V.

En el circuito DTL clásico, el "elemento" de diodo de alto umbral se implementa conectando en serie tres elementos de diodo: dos diodos y una unión base-emisor, con un umbral de voltaje total de 3 x 0,7 V = 2,1 V. Cuando al menos uno de los diodos de entrada (VF = 0,7V) se conecta en paralelo a esta red de diodos, desvía toda la corriente de la red por sí misma.

En la puerta DTL modificada, discutida aquí, uno de los diodos es reemplazado por la unión base-emisor de otro transistor (Q1). Como resultado, las corrientes de entrada (extraídas a través de D2 - D4) pueden ser pequeñas y la corriente base que impulsa a Q2 puede ser grande.

Pero en la solución del circuito, que se muestra en la pregunta, hay una conexión extraña: la resistencia base de Q1 de 2k está conectada al colector de Q1 en lugar de a VCC, como cabría esperar. ¿Por qué?

En mi opinión, de esta manera, se introduce una retroalimentación negativa paralela (como en el caso de la parte de entrada del espejo de corriente simple). Como resultado, cuando todos los voltajes de entrada son altos ("1" lógico) y los diodos de entrada están cortados, el voltaje colector-emisor de Q1 nunca será menor a 0.7V... Q1 nunca se saturará... y se cortará rápidamente cuando al menos una entrada se convierta en "0" (carga base pequeña)...

Cuando al menos una entrada se convierte en "0" ... ¿No te recuerda esto a la función OR?

La paradoja aquí es que realmente los diodos de entrada están conectados en paralelo entre sí (ya la última parte de la puerta), lo que es típico para la puerta de diodo OR. Pero se invierten implementando así una función lógica AND (según las leyes de Morgan). He considerado a fondo este truco en la siguiente pregunta de ResearchGate:

¿Cuál es la idea básica de la parte lógica de entrada de las puertas TTL, DTL y DL?