La lectura del cursor (forma de onda) no es la misma que la de la ventana de transcripción
Dragonaldo Valenciano
He ejecutado una simulación de un banco de pruebas de código Verilog. Lo ejecuté en ModelSim, pero ¿por qué la lectura que obtuve simplemente usando el cursor en la forma de onda es diferente de la de la ventana de transcripción?
Mientras está en el cursor, los valores de WDIG_OUT se compensan 1 paso hacia atrás, lo que hace que 111 wDIG_OUT coincida con 2181 rANALOG_IN. (al igual que en el caso de "a" aquí).
No puedo proceder a la autocomprobación porque hay un desfase. Por favor ayuda.
Respuestas (1)
alex.forencich
Eso parece correcto. Los valores en la ventana de transcripción son los niveles de señal que "conducen" al borde del reloj. Esto constituye un tiempo de configuración ideal. Con el cursor colocado directamente en el borde de un reloj, los valores del lado izquierdo serán las 'entradas' y los valores del lado derecho serán las 'salidas'. Esto representa un retraso de propagación ideal de cero, un tiempo de configuración de un período de reloj y un tiempo de espera de cero. Deberá retrasar la entrada por el retraso de propagación de la lógica (en este caso, un ciclo de reloj) si tiene que compararlo directamente con la salida registrada.
¿Cómo agregar la biblioteca Xilinx a Modelsim?
ModelSim Altera: ¿simulando el módulo "lpm_add_sub"?
Cambiar los valores de la señal en la simulación de Verilog
¿Admite Modelsim la aritmética de desplazamiento a la derecha en Verilog?
En verilog, ¿qué efecto tiene el operador no (!) en condiciones de alta impedancia y no importa?
Pregunta sobre forzar señales de lista de conexiones de verilog en simulación
Abrir y leer valores de píxeles de imágenes de mapa de bits en Modelsim
Flip flop D estructural en Verilog
Retrasos y/o cómo ciclar manualmente el reloj en un bucle al construir el banco de pruebas Verilog para probar FSM para la conversión de microcódigo/ROM
Simulación Verilog VGA
Dragonaldo Valenciano
alex.forencich
Dragonaldo Valenciano