Explicación del filtro PWM DAC

Encontré esta idea de diseño ( Fast-settling-synchronous-PWM-DAC-filter-has-casi-no-ripple ) en EDN, donde se usa un integrador RC y un amplificador de muestreo/retención para filtrar señales PWM en valores de CC estables.

esquema, figura 1

diagrama de tiempo, figura 2

A partir de los esquemas proporcionados en la figura 1 y los resultados de la figura 2, está claro que PT0 es la señal PWM que se recuperará. ¿Qué es PT1? no muy claro Creo que es la base de tiempo para muestreo y retención. ¿Es correcto mi pensamiento? Y si es así, ¿cuál es la relación entre PT0 y PT1? El esquema actual muestra que PT1 tiene una carga del 50 %. ¿Es necesario cambiar si el deber de PT0 supera el 50%?

Además, ¿por qué el autor dice que esta configuración de DAC tomará 0,1 segundos, cuando en realidad debería establecerse en 1 ciclo PWM, por lo que si mi frecuencia PWM es de 10 KHz, la salida debería establecerse en 100 us?

El chip utilizado para la conmutación analógica es CD4053. Las entradas de selección de este chip S1, S2, S3 están activas en nivel alto, pero el esquema de la figura 1 muestra que estas entradas están activas en nivel bajo. ¿Podemos simplemente intercambiar las entradas de señal y lograr el mismo resultado?

Por favor iluminame.

Respuestas (2)

A partir de los esquemas proporcionados en la figura 1 y los resultados de la figura 2, está claro que PT0 es la señal PWM que se recuperará. ¿Qué es PT1?

Es una señal de control de retención de muestra separada. Debe tener el mismo período que PT0, pero debe tener un ciclo de trabajo fijo (50 %) y su flanco ascendente debe coincidir con el flanco descendente de PT0.

Además, ¿por qué dice el autor que este establecimiento de DAC tomará 0.1 segundos,

En realidad, dice 0,01 segundos, que es el período PWM que está usando como ejemplo (100 Hz de un contador de 16 bits). Si su PWM está a 10 kHz, debe ajustar R1 y/o C1 para que T2 sea igual a 100 µs, y también obtendrá un ajuste de un ciclo.

El chip utilizado para la conmutación analógica es CD4053. Las entradas de selección de este chip S1, S2, S3 están activas en nivel alto, pero el esquema de la figura 1 muestra que estas entradas están activas en nivel bajo. ¿Podemos simplemente intercambiar las entradas de señal y lograr el mismo resultado?

Sí.

De la parte 1 de su respuesta, parece que PT1 y PT0 deben ser salidas complementarias, pero solo una de ellas debe tener control de ciclo de trabajo. Eso indica en 2 pines OutputCompare independientes en un dsPIC. También uno de ellos se invierte... ¿puede ser usando el tercer multiplexor analógico de CD4053?
Entonces... ¿de qué sirve invertir el PWM dos veces... una vez contra PT0 y luego una vez por el bien de su orientación en el esquema?
Ok... mirando el esquema de cerca, parece que las manchas en los pines del selector no indican un complemento de señal. esas manchas aparecen incluso en Vout y Vref. Así que ahora complementar tiene sentido.
Hola, se me está haciendo extremadamente difícil crear las señales PT0 y PT1 como se indicó anteriormente. Estoy usando un dispositivo dsPIC30F. Se crean dos PWM con control de ciclo de trabajo independiente, sin embargo, el cambio de ciclo de trabajo ocurre controlando el flanco descendente, mientras que lo anterior exige que PT0 debe tener un flanco descendente fijo y un flanco ascendente variable... ¿cómo lograr eso?
Sí, es por eso que esta técnica no se usa más ampliamente. En general, hay mejores formas de hacer DAC a 10 kHz en la mayoría de las circunstancias. Sería relativamente fácil generar las dos señales de control si estuviera utilizando un FPGA o CPLD.
Gracias por sus respuestas y comentarios. ¿Puede indicarme mejores formas de hacer DAC a 10 KHz?
¡ Guau, una pregunta de seguimiento después de que hayan pasado cuatro años ! La mayoría de las personas que hacen DAC en frecuencias de audio usan uno de los muchos chips monolíticos delta-sigma que están disponibles.
Gracias :). Sí, el proyecto fue descartado. Ha vuelto a empezar. Estoy recopilando recursos de diseño nuevamente.

Creo que la forma más fácil de lograr esto usando una imagen simple es usar 1 temporizador como referencia y generar un PWM del ciclo de trabajo del 50 %. esto no es demasiado difícil, si no está dispuesto a usar un módulo pwm para esto, incluso puede dividir el reloj y enviarlo. a continuación, genera su señal pwm. esto siempre comenzará al mismo tiempo que la otra señal con un flanco ascendente. simplemente reste su ciclo de trabajo del 100% e invierta el resultado. Ahora tienes exactamente la misma señal. controlar el ciclo de trabajo también es fácil.

Explicación del filtro PWM DAC
RespuestasAquíPolítica de privacidad1y, 0v