¿Existen buses internos FPGA estándar? Siempre he usado algún tipo de bus bidireccional entre mis bloques internos, pero ¿hay alguna forma estándar de hacerlo?
Aquí hay una pequeña descripción general de los buses internos de chip, que son adecuados para FPGA:
Arquitectura de bus de microcontrolador avanzada (AMBA) de ARM Ltd.
Versión actual: 5 Especificaciones
Lecturas adicionales: Wikipedia
Autobuses comúnmente conocidos en esa familia:
Avalon de Altera ahora forma parte de Intel
Versión actual de 12.2015: Especificaciones de la interfaz de Avalon
CoreConnect de IBM
Versión actual: 4.6 Especificación (no se encontró ningún enlace oficial)
Lecturas adicionales: Wikipedia
Autobuses comúnmente conocidos de esa familia:
Open Core_Protocol (OCP) de OCP International Partnership Association
Versión actual: 3.0 Especificación
Lecturas adicionales: Wikipedia
WishBone de OpenCores.org
Versión actual B4: Especificación
Lectura adicional: Wikipedia
Sí, existe el autobús de espoleta . La mayoría de los núcleos de IP modulares que puede encontrar (por ejemplo, en OpenCores ) lo usan.
Altera utiliza una variante, que se le acerca mucho: el autobús Avalon .
La mayoría de las IP nuevas utilizan el bus AXI , que se deriva de la arquitectura de bus de microcontrolador avanzado introducida por ARM para admitir diseños de SoC. Los FPGA más nuevos que incluyen procesadores ARM de núcleo duro prácticamente usan AXI exclusivamente.
Eugenio Sh.
usuario_1818839