¿Está bien usar tanto el borde ascendente como el descendente en este diseño VHDL?

Soy bastante nuevo en el diseño de hardware con VHDL y creo que estoy cometiendo un error de novato. Estoy haciendo una CPU y mi archivo de registro se activa en el borde ascendente. Sin embargo, tuve un problema. Intentaré poner algún pseudocódigo para aclararlo.

on rising_edge {r0in <= 20; }
CLOCK CYCLE
on rising_edge {r1in <= r0out; }
CLOCK CYCLE

Mi problema es que r1in obtendría el valor anterior de r0 en lugar del apropiado 20. Luego procedí a cambiar mi código para usar el borde descendente en lugar del borde ascendente solo para el archivo de registro. A continuación se muestra una versión simplificada:

process(WriteEnable, DataIn, Clock)
begin
  if falling_edge(Clock) then --note the falling_edge instead of rising_edge
    if(WriteEnable = '1') then
      registers <= DataIn;
    end if;
  end if;
end process;
DataOut <= registers;

Así que ahora mis registros se activan con borde descendente en lugar de borde ascendente. Todos los casos de prueba que tengo pasan con esta configuración y sintetiza sin advertencias... pero ¿es esto correcto?

Hago esta pregunta porque durante mucho tiempo me han dicho que solo use ambos bordes en un diseño si realmente sabe lo que está haciendo. He estado programando en VHDL durante algunas semanas, así que quiero asegurarme de que este sea un caso apropiado para usar ambos bordes.