¿Es mejor tener Vgs más altos que Vds en un MOSFET (canal n)?

He estado estudiando las aplicaciones de conmutación MOSFET recientemente y he estado jugando con el subprograma Circuit Simulator aquí . En mi diagrama a continuación, tengo Vds generalmente configurado en 12 o 14, ya que estoy tratando de diseñar un convertidor reductor decente para aplicaciones automotrices, en el que es necesaria una salida de CC constante que tenga oscilaciones mínimas.

Me di cuenta de que usar un Vgs de 12 V, mientras que también tiene Vds de 12 V, hace que se disipe una gran cantidad de calor sobre mi MOSFET. Intenté minimizar las pérdidas de conmutación jugando con los valores de temporización e inductancia, pero me topé con una pared.

Sin embargo, noté que al aumentar Vgs por encima de Vds , minimizo mis pérdidas de conmutación casi por completo, si Vgs se configura lo suficientemente alto. En este caso, lo tengo configurado en 18 V, lo que realmente no puedo esperar lograr en mi aplicación sin algún tipo de bomba de carga/doblador de voltaje, con la que aún no he jugado.

Quiero asegurarme de que el comportamiento que veo aquí sea consistente con la realidad y no solo algo que sucede en el simulador. ¿Es mejor tener Vgs más altos que Vds ? Si es así, ¿me equivoco al entender que los MOSFET están diseñados para ser interruptores activados por bajo voltaje, diseñados para controlar cargas de alto voltaje y alta corriente?

Mi circuito se puede encontrar aquí que he configurado. Junto con algunos de los controles deslizantes con los que estaba jugando para tratar de hacerlo eficiente. Para cualquiera que sepa si esto es cierto o no, ¡explique todo lo que pueda! Muy interesado en este tema.¿Vgs más altos que Vds dan como resultado menos pérdida de energía?

Su "problema" es que está utilizando un FET de CANAL N de lado alto . Un FET de canal N requiere un Vgs que sea positivo en relación con la fuente. En este caso, para llevar la fuente a V+ (como desea hacer), debe aumentar Vg por encima de V+ para obtener Vg positivos. | Si usa un FEt de canal P de lado alto, entonces para encenderlo requiere Vgs negativo a la fuente con la fuente conectada a V+. Esto permite una tensión de accionamiento inferior a V+
@RussellMcMahon agradece tu respuesta Russel. Voy a buscar una bomba de carga/IC de controlador de lado alto para conducir este mosfet. Quería evitar el canal P, principalmente porque he leído que tienen un rds (encendido) más alto. Sin embargo, definitivamente exploraré la idea que has establecido.
Puede obtener algunos FEt de canal P modernos muy buenos. A menos que su aplicación sea extremadamente extrema, puede obtener excelentes PFETS a un costo adicional muy modesto. No dice qué corriente necesita (o frecuencia de conmutación) (debería) pero las probabilidades son de 12 V, su necesidad se cumplirá fácilmente. Uso www.digikey.com como guía de selección en la mayoría de los casos. Buena disponibilidad, buenos precios, amplia gama. Elige cualquiera de los 3.
@RussellMcMahon Definitivamente los revisaré. Tenía la impresión de que los pfets sufrían mayores rds, pero el material que estoy leyendo puede estar fechado o puede ser material poco confiable. Mi carga máxima sería de alrededor de 5A, asumiendo casi el 100% del ciclo de trabajo del fet. La frecuencia de conmutación se puede configurar arbitrariamente, ya que solo quería crear un diseño eficiente, y no me preocupa demasiado la frecuencia siempre que no viole ningún tipo de leyes de radiofrecuencia. Idealmente, probablemente iría a la frecuencia más baja posible sin dejar de ser eficiente.
@ColbyJohnson 12V y un interruptor de lado alto cae directamente en el ámbito de PMOS. Los controladores flotantes de lado alto NMOS pueden agregar una complejidad y consideraciones considerables a un circuito, especialmente si todavía está tratando de comprender el resto del circuito. Especialmente si necesita un ciclo de trabajo del 100% (es decir, Vin puede bajar tanto que necesita pasar Vin directamente a Vout Vout=Vin). No crees por lo que has dicho.
Además, ¿planean que esto se regule de alguna manera?
Como ejemplo, este PFET de Digikey en stock $US0.42 en 1's, 20V, 25A, Rdson por debajo de 10 miliohmios parece que vale la pena mirar. A 5A eso es alrededor de 250 mW de disipación (algo más en la práctica).
Russel, estaba jugando con el uso de un FET de canal P y simplemente lo cambié a tierra a través de un transistor más pequeño. Necesito ajustar el valor beta a un valor real ya que no tenía mucho tiempo en mis manos, así que simplemente lo armé, pero mi FET de canal P emitía muy poco calor, en el rango de docenas de milivatios. Es probable que este no sea un escenario realista, pero me dio esperanza en el diseño de este circuito y también me ayudó a darme cuenta de que los canales p son tan fáciles, si no más, de controlar que los canales n. ¡Así que gracias por recomendarme uno! ¡Planea hacer más experimentos esta noche!
@ColbyJohnson Debería (debe :-)) agregar la corriente máxima deseada y la frecuencia de conmutación máxima deseada a su pregunta. Pueden marcar una gran diferencia en el resultado. La disipación de potencia de las pérdidas resistivas es I^2R. A 5A eso es 25 mW por mOhm de Rdson. Entonces 250 mW a 10 miliohmios. Pero a 10A es 1W ya 30A es 9W a 10 miliohmios.
@RussellMcMahon definitivamente lo hará en el futuro. Se conoce la corriente máxima, pero no sé cómo acercarme a una frecuencia de conmutación adecuada. ¿Sería la frecuencia óptima el tiempo que lleva cargar el capacitor/saturar el inductor?
@ColbyJohnson La frecuencia es menos un problema de energía si no es demasiado grande. Di 20 kHz si quieres que sea definitivamente inaudible. Inferior para menores pérdidas de conmutación. Mayor o mucho mayor para inductores más pequeños. La corriente es crucial para el dimensionamiento.
Para abordar parte de la pregunta, no hay nada mágico en tener Vgs más altos que Vds, solo necesita tener Vgs lo suficientemente alto como para saturar el FET.

Respuestas (3)

La configuración que tiene es un interruptor lateral alto. Si MOSFET está completamente encendido, entonces VS = VD (suponiendo un RDSon muy bajo y, por lo tanto, una caída de voltaje baja). Pero para que esto suceda, VG debe ser lo suficientemente alto, por ejemplo, de 10 a 12 V más alto que VS. Es por eso que VG = 18 V funciona mejor que VG = 12 o incluso VG = 14 V. Ya que para estos voltajes mas bajos el VGS es solo de 0V y 2V. No es suficiente para encender correctamente y, por lo tanto, provoca la disipación de energía. En esta configuración se requiere una bomba de carga.

Como nota al margen, si usa un MOSFET de canal N en una configuración de lado bajo, entonces VDS puede ser más que VGS sin ningún problema, ya que es VGS el que determina cuánto MOSFET está encendido. Por ejemplo VDS de 20V con un VGS de 10V.

Gracias Leo, esto estaba más en la línea de lo que estaba buscando. Estoy intentando diseñar mi propio convertidor de dinero y lo que describe es lo que estaba experimentando. Estaba viendo un Vds incluso al 100% del ciclo de trabajo alrededor de 3-4v, demasiado alto para un mosfet completamente encendido.
Sí, este problema de necesitar un VGS más alto que el suministro es una razón por la cual se diseñó el controlador de puerta lateral alta. Consulte la pieza LT1910 o similar para tener una idea de cómo se usa.

Sí, ese es el punto si desea usar un MOSFET como interruptor. Lea sobre las regiones operativas de un MOSFET.

Es como una válvula. Si desea usarlo como interruptor y no para modular o estrangular el flujo (como un amplificador), abra la válvula tanto como sea posible (accione el MOSFET lo más fuerte que pueda) para que lo que puede fluir a través de la tubería fluya a través el tubo. Por supuesto, hay un límite en el diámetro de la tubería, por lo que si fluye suficiente agua para llenar el diámetro de la tubería, abrir más la válvula no aumentará el flujo. Existe un límite similar en los MOSFET (aunque podría sobrecalentarse primero antes de llegar al punto en el que no pueda conducir ninguna corriente adicional a través de él).

Para que quede claro, usted no "establece" Vds. Vds es el voltaje a través de los terminales de fuente-drenaje del MOSFET. No es su voltaje de suministro.

Luego aplica un voltaje a través de los terminales de fuente de puerta del MOSFET. Esto es importante. No está aplicando un voltaje a la terminal de la puerta en relación con la tierra. Al MOSFET no le importa qué tierra es. En este caso, no puede aunque quisiera ya que no tiene terminales conectados a tierra. No puede ver el suelo. Lo único que le importa es el voltaje a través de sus terminales de puerta y fuente.

Luego, Vds responde en consecuencia y, a medida que el MOSFET se enciende más y más, Vds disminuye. En algún momento, Vds disminuye por debajo de los Vgs que está aplicando. Si continúa aumentando Vgs más y más, el MOSFET continúa encendiéndose más y más y Vds continúa disminuyendo hasta el punto en que el MOSFET no puede conducir más corriente a través de él.

La mayoría de los MOSFET requieren un Vg de al menos 10 V, preferiblemente 15 V para encenderse por completo. Los MOSFET de nivel lógico solo requieren 5 V, 3,3 V o incluso 1,8 V. La forma más fácil es verificar los Vgs utilizados para obtener el Rdson en la hoja de datos. Ignorar Vgs_threshold. Eso no es útil para usar como un interruptor. Por supuesto, también puede utilizar las curvas IV.


Ahora, ¿recuerdas cuando dije que el MOSFET solo se preocupa por el voltaje entre la puerta y el terminal fuente? ¿No es GND? En su circuito, está aplicando un voltaje a la puerta en relación con tierra. Ahí es donde radican los problemas.

A medida que aplica un voltaje a la puerta en relación con la tierra, el MOSFET se enciende, pero a medida que se enciende, el voltaje a través del inductor y la carga aumentan, lo que empuja el voltaje de la fuente hacia arriba. El resultado es que el voltaje de la fuente de la puerta disminuye ya que el voltaje que está aplicando a la puerta está referenciado a tierra, por lo que no aumenta incluso cuando aumenta el voltaje de la fuente.

La forma de evitar esto es usar un controlador que aplique un voltaje de control de compuerta en relación con el terminal de origen (no con tierra). Un llamado controlador de puerta de lado alto.

El controlador de compuerta de lado alto más común es un diodo de arranque y un condensador. Estos no son capaces de un ciclo de trabajo del 100% ya que el capacitor, que se carga en relación con GND y luego flota para estar entre los terminales de puerta y fuente, debe actualizarse periódicamente. Esta actualización generalmente ocurre al hacer que un transistor en el lado bajo (que no está presente en su circuito) se encienda periódicamente en una configuración de medio puente. Este transistor de lado bajo reemplaza el diodo en su circuito.


Alternativamente, podría usar un PMOS. En el lado inferior, el terminal fuente de un NMOS está conectado al riel de tierra que es fijo. Eso hace que sea fácil trabajar con él. En el lado alto, el uso de un PMOS tiene la terminal fuente fijada al riel positivo. Esto lo hace más simple que tratar de perseguir una fuente-terminal cuyo voltaje está flotando.

esquemático

simular este circuito : esquema creado con CircuitLab

  • Si la fuente de señal de su controlador de compuerta es de nivel lógico, entonces su NMOS tendrá que tener un nivel lógico compatible para encenderse.
  • El NMOS max Vds debe poder sobrevivir a 12V, obviamente.
  • máx |Vgs| siempre es menor que |Vds|. Para un PMOS en esa posición con su compuerta tirada hasta el suelo, el factor limitante es max Vgs no max Vds. Los Vgs deben ser capaces de sobrevivir a la diferencia de voltaje entre la puerta y la fuente cuando la puerta se tira completamente a tierra. Si no puede, el circuito debe modificarse para que la compuerta se coloque por debajo del riel de +12 V lo suficiente como para encender el MOSFET, pero no hasta el suelo donde explotará (usar abrazaderas zener es lo más simple).
  • R1 se usó por simplicidad, pero ralentizará las cosas, lo que probablemente sea inaceptable cuando se cambia a frecuencias altas como 120 kHz. Se requerirá un "circuito de accionamiento de compuerta" más complicado, como se le llama, para evitar esto. Como una puerta push-pull o una etapa de accionamiento de puerta totem pull que utiliza un transistor pull-up y pull-down en lugar de una resistencia pull-up y un transistor pull-down como he mostrado aquí.
¿Existe una relación entre Vgs y Vds en este caso? ¿Es necesario que Vgs sea más alto que Vds para que funcione correctamente? Estoy confundido sobre cómo se controlan cargas como 60v con un Vgs máximo absoluto de generalmente 20v, sin grandes pérdidas en el MOSFET. Actualmente, solo espero conducir alrededor de 4-5A a través de este circuito. También me gustaría evitar los disipadores de calor tanto como sea posible debido a problemas de espacio.
Esta es la confusión que me preguntaba si estabas teniendo cuando dijiste que "configuraste" Vds. La tensión de alimentación NO es Vds. Vds es el voltaje a través de las TERMINALES DE DRENAJE-FUENTE del MOSFET. NO es el voltaje de suministro que es el voltaje a través de la fuente-drenaje-carga. En su esquema, 12v NO es Vds. Eso es solo el voltaje de suministro.
No establece Vds. Conecta el drenaje de fuente MOSFET en serie con una carga y conecta todo eso a través de una fuente de voltaje. Luego aplica Vgs. Vds responde en consecuencia y, a medida que el MOSFET se enciende más y más, Vds disminuye. En algún momento, Vds disminuye por debajo de los Vgs que está aplicando. Si continúa aumentando Vgs más y más, el MOSFET continúa encendiéndose más y más y Vds continúa disminuyendo hasta el punto en que el MOSFET no puede conducir más corriente a través de él.
Básicamente, no configura Vgs para que sea más alto que Vds. no puedes Lo que hace es conducir Vgs lo suficientemente alto como para que Vds disminuya y disminuya hasta el punto en que esté muy por debajo de Vgs, lo cual es característico de que el MOSFET tenga pérdidas bajas a través de la fuente de drenaje.
Lo siento, no quiero exagerar. Solo trato de entender completamente esto. En el caso de un LED esto es diferente ya que se puede esperar que Vgs sea más alto que el voltaje del LED. En mi caso, 14.4v normalmente serían Vds y crear un potencial más alto daría como resultado más circuitos. Solo quiero estar seguro de que quiero que el voltaje más alto controle correctamente el fet antes de intentar diseñar más para lograr eso, o si es una limitación/mala configuración en el simulador que estaba usando. Tratando de encontrar una manera de bajar los 14.4v para decir un mínimo de 8v de manera eficiente mientras se controla una carga de 4-5a.
No vi la respuesta completa, lo siento. Revisará esto más mañana y probablemente responderá entonces. ¡Gracias por su respuesta!
Principalmente intentaba usar esto como un convertidor reductor, ya que he leído que pueden reducir el voltaje de manera eficiente. Realmente estoy más tratando de crear un atenuador PWM con un ciclo de trabajo ajustable. Mi principal problema era que incluso al 100 % del ciclo de trabajo veía varios voltios en Vds (cuando eso debería haber estado cerca de 0). Cuando aumenté Vgs por encima del voltaje de suministro, mis pérdidas prácticamente desaparecieron. Tenía curiosidad por saber por qué era así, y si es común en los circuitos del mundo real, ya que nunca había leído sobre eso.
Entendí mal tu intención, así que eliminé esa publicación. Simplemente ignóralo. Si estaba viendo un Vds grande al aplicar un Vgs destinado a encender el MOSFET, significa que no estaba manejando el MOSFET lo suficientemente fuerte como para usarlo como un interruptor. Todo lo que dije anteriormente sigue siendo válido. La mayoría de los MOSFET requieren un Vg de al menos 10 V, preferiblemente 15 V para encenderse por completo. Los MOSFET de nivel lógico solo requieren 5 V, 3,3 V o incluso 1,8 V. La forma más fácil es verificar los Vgs utilizados para obtener el Rdson en la hoja de datos. Ignorar Vgs_threshold. Eso no es útil para usar como un interruptor. Por supuesto, también puede utilizar las curvas IV.
Gracias DKNguyen. Debería haber sido más claro sobre cuál era el propósito de mis circuitos. Esto está pensado como un convertidor reductor que controla una señal de voltaje a algunos LED. ¿Cuál sería la forma ideal de controlar este convertidor reductor con pérdidas mínimas? ¿Usar un mosfet de nivel lógico, ya que las corrientes no son demasiado altas?
El MOSFET de nivel lógico no tiene mucho que ver con el nivel actual requerido. ¿Qué fuente de señal de 120 kHz planea usar en realidad? Eso determinará si necesita un MOSFET de nivel lógico. Pero eso es principalmente si usa un NMOS cuando el terminal fuente está conectado a GND, por lo que la puerta está siendo impulsada en relación a tierra por una fuente (como un microcontrolador) en relación a GND. ¿Entiendes ese tipo de? Ahora olvide todo eso para su circuito a menos que planee usar un NMOS.
Dado que su circuito tiene un PMOS, debe tirar de la puerta de abajo lejos del riel de +12V para encenderlo. Por lo tanto, no debería necesitar un nivel lógico, ya que si lo llevara a GND, sería un |Vgs|=12V, que es suficiente. ¿Qué 120kHz planeas usar en realidad? Si es un microcontrolador, puede tirar a GND pero no puede soportar 12 V en su pin cuando el MOSFET está apagado, por lo que necesita un circuito adicional (como un transistor NMOS) impulsado por el MOSFET.
¿Pero notó que dije que tiene que tirar de la puerta debajo de la terminal de origen? ¿No dije nada sobre el relativo al suelo? ¿Pero observe en su esquema que su fuente de señal es relativa a tierra? Eso es un problema. El MOSFET solo se preocupa por el voltaje entre el terminal de fuente de puerta para encender. No le importa y no le importa qué tierra es porque ninguno de sus pines está conectado a tierra.
Está usando un NCHannel FET de lado alto, lo que explica sus divertidos resultados.
@RussellMcMahon Sí, finalmente me di cuenta de eso anoche antes de acostarme

Para usar un N-FET en el lado alto como se muestra, el voltaje de la compuerta debe elevarse por encima del suministro para encender el FET por completo. Esto se debe a que la oscilación en el inductor también llega hasta el riel de suministro.

Por lo tanto, el voltaje de la puerta debe estar por encima del voltaje del riel (es decir, la entrada del inductor), lo suficiente como para que el FET esté completamente 'encendido' y no tenga ninguna caída de IR interna.

Ese giro de puerta más alto generalmente se realiza con un controlador de puerta que funciona con un suministro de 'arranque' que se deriva del retorno del inductor.

Digamos que su FET tiene un umbral de 4V y su suministro es de 12V. Debe llevar la puerta a por lo menos más de 16 V, y preferiblemente tan alto como 18 ~ 20 V para lograr el Rds (encendido) más bajo y minimizar las pérdidas en el FET.

¿Como hacer eso? Use un IC de controlador de puerta de lado alto que pueda hacer ese arranque por usted.