¿En qué CPU las dependencias de escritura tras escritura y escritura tras lectura causarán un peligro?

He estado estudiando la arquitectura de ciclo único de MIPS para canalización. Me di cuenta de que la dependencia de lectura tras escritura provoca un peligro de datos, pero otras dos dependencias de escritura tras escritura y escritura tras lectura no causarán ningún peligro.

Entonces, me preguntaba si existen procesadores con peligros debido a esta dependencia de WAW y WAR.

Si los hay, por favor, ¿puede nombrar algunos de ellos? ¡Gracias! (busqué en google pero no encontré nada útil)

Dado que ha estado estudiando arquitecturas y canalizaciones, asumo que comprende por qué existe un peligro potencial con la lectura después de la escritura. Eso es trivialmente fácil de explicar si hay una tubería. Entonces, sabiendo eso, dígame qué arreglo de diseño en una arquitectura canalizada de un solo ciclo se requiere para crear un riesgo de escritura después de escritura o un riesgo de escritura después de lectura. Si puede responder a eso, es posible que tenga su respuesta. Fácil de responder, si algunas instrucciones se ejecutan más rápido que otras. Pero tenga en cuenta este hecho importante que mencionó: arquitectura de ciclo único .
Entonces, ¿cuáles son los nombres?
Proporcionaré una gran pista de reducción. Buscar a través del conjunto de k Procesadores superescalares de un solo ciclo . (La parte en negrita es su requisito).

Respuestas (1)

Todos los procesadores canalizados son susceptibles a esto. Hay una nota técnica particularmente buena sobre cómo resolver esto en el SPARC debido a la canalización y la ventana de registro local con funciones.

1: add $1, $2, $3 ;writes to $1
2: mul $4, $1, $5 ;reads from $1

En el código anterior, el peligro de lectura después de escritura existe cuando 2 lee $1 antes de la reescritura. Si tiene tubería de cualquier profundidad.

Las dependencias Write-After-Read y Write-After-Write no provocan peligros en la canalización.