¿El capacitor de derivación de salida de un LM7805 se duplica como capacitor de desacoplamiento?

Lo más importante acerca de los condensadores de desacoplamiento es que se colocan físicamente cerca del dispositivo que están desacoplando, para minimizar la inductancia de seguimiento. La capacitancia real a menudo se elige por regla general.

Esto implica que dos chips pueden compartir un condensador de desacoplamiento si los pines de la fuente de alimentación están muy cerca uno del otro. O, en otras palabras, si dos capacitores de desacoplamiento idénticos terminan en paralelo uno cerca del otro, puede dejar caer uno de ellos.

Los condensadores de desacoplamiento normalmente deben colocarse lo más cerca posible de la fuente de alimentación y los pines de tierra de su IC asociado.

Debe tener condensadores en la salida del 7805 y en el ATMEGA328.

Si el circuito integrado está cerca del regulador, un condensador podría ser suficiente. Sin embargo, si la entrada al regulador está cargada por algún otro circuito, existe la posibilidad de que la salida del regulador se descargue más rápidamente que la entrada. Por lo tanto, sugiero colocar un diodo entre la entrada y la salida del regulador para protección contra polaridad inversa.

El Zout de 7805 es 0.016 Ω @ 1kHz* pero dado que la ganancia de retroalimentación interna como un amplificador operacional se reduce con el aumento de f, también aumenta el Zout con f, por lo que a 10MHz está fuera del ancho de banda y los límites de la regulación de carga = 100mV/5V=2 % @ 1.5A 0.1V/1.5A=67mΩ

Luego agregue cualquier rastro de inductancia y obtendrá ...

^{simular este circuito : esquema creado con CircuitLab}

La ubicación de las tapas de cerámica de baja impedancia afecta tanto lo que ve el regulador con la Q del cct RLC de entrada como la atenuación de un volcado de carga CMOS de paso C en el voltaje.

Por lo tanto, como dice Peter, ambas ubicaciones se vuelven necesarias para trazas largas con alrededor de 10 nH por cm para trazas de 10:1 de largo/ancho hasta 30 nH/cm para una relación de 100:1, como recuerdo, para trazas típicas. por lo tanto, 50 nH son 5 cm o 2" para pistas de potencia de 0,5 cm o 5 mm de ancho para 0,035 mm de espesor.

Pero para los planos de potencia/tierra, esto se reduce a ~ 1 nH/via (dependiendo de la relación L/D) y 2 nH/cm para la longitud del camino para cualquier plano cuadrado y el dieléctrico más delgado también aumenta nF/cm ^ 2 con ESR bajo cuadrado inverso pero limitado por ruptura dieléctrica y defectos por rebabas que cortan el suministro. Existen soluciones comerciales para esto.

ps C2 es el C equivalente para uC y también tiene ESR que no se muestra. C provoca un aumento dinámico de la potencia con la frecuencia del reloj. o delta Ic=CdV/dt * delta f. por lo tanto C puede ser estimado. Donde dV/dt se supone que la tasa de cambio es constante pero aumenta con T ['C], por lo que C se convierte en la relación de cambios para ΔIc/Δf * 1/ tasa de cambio. ESR es más difícil y depende de la cantidad de FET que cambian cada uno alrededor de 25 ohmios en paralelo.

Por lo tanto, una corriente de ondulación final depende de valores muy bajos de ESR * C = T <= y> = tiempo de aumento para la regulación de carga de C conmutada desde Coss de CMOS.

Este es mi análisis técnico de nuestra regla general para usar valores bajos de C lo más cerca posible tanto de la fuente como de la carga. a medida que los C más pequeños tienen valores de ESR más bajos limitados por el tamaño más pequeño. Los e-caps de tantalio y alumbre con ESR ultrabaja pueden tener una efectividad baja de 1us o <1MHz, y Ceramic << 1us a <1ns para tapones de microondas con bajo ESL.