Tengo curiosidad por saber cómo una empresa en particular, Gigabyte, garantiza que las placas base de su servidor funcionen a la frecuencia de memoria máxima admitida, incluso cuando hay dos o tres DIMM por canal (por supuesto, estamos hablando de RDIMM y no de UDIMM). Qué truco usan en dicha placa base para lograr eso: (mira la sección de descripción general)
Hace algún tiempo leí un folleto que afirmaba que en las placas base Haswell-E/EP, llenarlas con más de un módulo por canal disminuye la frecuencia:
Algunos otros fabricantes de placas base ponen una condición en sus especificaciones, algo así como 2133MT/s@1DPC solamente , mientras que Gigabyte se jacta de que sus productos alcanzan una frecuencia de 2133MHz incluso con 3 DPC .
¿Cómo se pretendía hacer tal función?
No puedo hablar de los detalles de los DIMM en su caso, pero puedo hablar del diseño de otras placas con memoria de alta velocidad. Espero que necesite 1) aumentar el voltaje, 2) aumentar la ganancia en las entradas aumentando la corriente o 3) disminuir la cantidad de memoria para mantener la misma velocidad.
Cuando hago circuitos integrados, mis controladores IO están fijos para la corriente; sin embargo, algunos módulos de memoria IC que puedo configurar con pines tienen una capacitancia de entrada efectiva más baja pero queman más energía en la entrada.
En el caso del n. ° 1, suponga que tiene una fuerza de controlador fija en el IC, si agrega más IC en el bus, aumenta la capacitancia, por lo que necesita reducir la velocidad del bus para alcanzar el tiempo.
En el caso del n. ° 2, quema mucha más corriente al hacer que las entradas parezcan tener menos capacitancia.
En el caso del n. ° 3, encontrará que hay una penalización de actualización en DRAM. Si tiene un tamaño 2x de DRAM IC, necesita más tiempo para actualizar. Por lo general, esto parece una actividad de bus más lenta en una prueba de velocidad, pero a veces en realidad disminuye la velocidad de IO y todavía tiene un reloj de "actualización" rápido.
Personalmente, agregué más circuitos integrados DRAM y luego tuve que quemar más corriente para alcanzar la sincronización debido a la adición de otro circuito integrado en el bus.
Creo que lo que tienes al final es solo marketing, y que todas las transferencias de bus deben ralentizarse a medida que agregas DIMM. El documento Micron DDR4 también lo sugiere.
PlasmaHH
Adán Przedniczek
Adán Przedniczek