El ejercicio 2.3 en 3ª ed. de Art of Electronics pregunta: ¿cuál es el voltaje de salida durante el pulso?
He replicado el diagrama del circuito del libro a continuación (en circuitlab.com).
Estaría agradecido si alguien pudiera leer mi interpretación a continuación y corregir cualquier error:
( Aquí se puede encontrar una excelente explicación del funcionamiento del circuito sin Q3 y R5 . En mi pregunta, solo estoy saltando a la parte donde el circuito genera la salida Vout).
El Q2 ahora está APAGADO, por lo que R4 y R5 forman un divisor de voltaje. Un divisor de tensión con valores R4 y R5 (1k y 20k) y una entrada de 5 V daría como resultado una salida de 4,76 V.
Sin embargo, este circuito no tiene una caída de 5 V entre este divisor de voltaje: la base de Q3 estará en 0,6 V, lo que significa que solo hay una caída de 4,4 V sobre estas 2 resistencias.
Para una entrada de 4,4 V, el divisor caerá 0,21 V en R4 y 4,19 V en R5 para mantener la corriente en 0,21 mA. Esto pondrá el Vout en (5-0.21 = 4.79V ).
La segunda parte de la pregunta dice: ¿ Cuál es la beta mínima requerida de Q3 para garantizar la saturación?
Esta parte no la entiendo.
Con 9,4 V (C cargado a 5 V que se lleva a tierra al abrir Q1 da como resultado que la base de Q2 caiga a -4,4 V) a través de R3, hay una corriente de 0,94 mA que fluye a través de C1.
Con 5V a través de R2, ¿habrá también 5mA fluyendo a través de esa resistencia? Dependiendo de si Q1 todavía está encendido (la entrada a la base de Q1 es un pulso más corto que el pulso de salida deseado del circuito), habrá 2 caminos para que fluya esta corriente (CE de Q1 y CE de Q3).
Suponiendo que Q1 esté apagado, ¿eso significa que habrá 5+0,94 = 5,94 mA fluyendo a través de Q3? Con 0,21 mA fluyendo hacia la base de Q3, la beta mínima sería solo de ~28.
Gracias por las respuestas de antemano.
Cuando el pulso de entrada no está presente, el transistor de salida (Q2) está encendido, por lo que la salida es baja. Esto se debe a que R3 lo sesga. Cuando llega el pulso de entrada, Q1 se enciende y este (a través de C2) baja la base de Q2 y apaga Q2; por lo tanto, la salida sube. Esto también enciende Q3 y Q3 refuerza la acción de encendido de Q1. En efecto, si Q1 estuvo encendido por un tiempo muy corto, Q3 "recordaría" esto y mantendría bajos ambos colectores.
Después de un tiempo, C2 se carga hasta un punto en el que el voltaje en la base de Q2 comienza a volver a encender Q2. El inicio del encendido de Q2 es también el inicio del apagado de Q3 y esto hace que Q2 se apague por completo rápidamente.
¿Cuál es la beta mínima requerida de Q3 para garantizar la saturación?
Q3 está saturado si toma una corriente cercana a los 5 mA porque eso reduciría los 5 voltios completos a través de R2. Dado que la base de Q3 recibe aproximadamente (5V-0.7V)/21kohm = 205 uA, la beta deberá ser de aproximadamente 5 mA/200 uA o 25.
Suponiendo que Q1 esté apagado, ¿eso significa que habrá 5+0,94 = 5,94 mA fluyendo a través de Q3?
Inicialmente la corriente estará determinada por R1||R3 = 909 ohmios y esto obliga a una corriente de 5/909 = 5,5 mA. A medida que C2 se carga, esto tiende a volverse más como 5 mA.
analogsystemsrf