Cuántos ciclos de bloqueo resultaron de una bifurcación predicha incorrectamente en la canalización de instrucciones

Entonces, la razón por la cual una bifurcación pronosticada incorrectamente puede causar 3 ciclos de bloqueo es porque en este problema se establece: "Suponga que los resultados de la bifurcación se determinan en la etapa EX..." Esto significa que nos lleva 3 ciclos de reloj para determinar si se toma o no una sucursal. Volviendo a su escenario, es posible que se pregunte cómo se aplica esto a las instrucciones TINS, en otras palabras, las instrucciones de destino. Mirando el primer TINS1, podemos observar que esa instrucción toma COMO MÁXIMO 3 ciclos de reloj antes de pasar a INSNX. Si se pregunta por qué, debe comprender que nuestra rama está prevista en la etapa de ejecución, que es de 3 CICLOS DE RELOJ. Por lo tanto, si nos bifurcamos a ISNX, tendremos una penalización de 3 CICLOS DE RELOJpara eliminar potencialmente 3 (TINS1, TINS2, TINS3) instrucciones. Consulte la página 308, figura 4.59 de Computer Organisation by Patterson and Hennessy Risc-V edition para tener una mejor visualización de lo que quiero decir. El problema es muy parecido. Espero que esto ayude.

BEQ       F   D   E  
TINS1         F   D   X        (Branch Taken prediction, target instruction prefetched,      
                                but prediction failed, thus instruction cancelled)
TINS2             F   X        (prediction failed, thus instruction cancelled)
INSNX                 F   D... (Instruction after BEQ executed)

             |<--->|           (Two instructions cancelled. 
                                Isnt this equals two stall cycles?)

Si compara la descripción del problema de Computer Organization and Design Fourth/Fifth edition de Patterson & Hennessy y la de MIPS 6th edition/RISC-V 1st/2nd edition, notará que las versiones posteriores actualizaron la descripción del problema como "los resultados de las ramas se determinan en la etapa ID y aplicado en la etapa EX" para resolver la ambigüedad anterior. La comparación de registros, la determinación de los resultados de bifurcación o la prueba de bifurcación son diferentes de la decisión de bifurcar, la aplicación de los resultados de bifurcación o la selección de bifurcación. La determinación y la aplicación pueden ser diferentes o pueden ser las mismas, dependiendo de la implementación.

Este problema usa implícitamente la implementación del pipeline clásico en el libro de texto, donde la determinación de los resultados de la bifurcación está en la etapa EX y la aplicación de los resultados de la bifurcación está en la etapa MEM, es decir, para decidir si la bifurcación se toma o no. tomado todavía está en la etapa MEM. Dada esta suposición, es claro que se insertarían 3 puestos y se impondrían 3 ciclos de reloj de penalización (puede consultar la Figura 4.61 de la quinta edición o la Figura 4.59 de RISC-V 1ra edición o la Figura 4.63 de RISC-V 2da edición).