¿Cuántas capas al menos para el fanout y el enrutamiento DDR3 adecuados?

Estoy trabajando en un proyecto y me he estado golpeando la cabeza contra la pared durante las últimas dos semanas con el cableado y la salida DDR3. Estoy tratando de mantener el costo al mínimo, así que estoy usando los circuitos integrados DDR3 más rentables que pude encontrar, que son paquetes de 512 Mb x16 de 96 bolas de Kingston y tengo cuatro de ellos conectados a un ARM Cortex- Procesador A7. Dado que he redirigido completamente el subsistema de memoria una docena de veces, tratando de encajar todo en una placa de 4 capas con componentes solo en un lado (por razones estéticas y de costo), decidí verificar cuántas capas han usado otras personas para similares proyectos? Por lo que puedo decir por el laminado de algunos SBC que tengo, otros han usado al menos 6 capas para esto. Algunos parecen optar por opciones 32x de un solo chip, doble o cuádruple, pero eso aumenta mucho los costos de producción, y yo

¿Alguien ha logrado enrutar 2 canales con 2 chips x16 cada uno en una PCB de 4 capas, con la longitud adecuada y el ajuste sesgado? Optaría por una placa de circuito impreso de 6 capas, pero el precio sube casi el doble, y ya estoy estirando mi billetera con el ancho de vía de 4 mils (0,1 mm) y los orificios pasantes de 8 mils (0,2 mm). Pasando a 6 capas, el aumento de precio es significativo, independientemente de los anchos de vía y los tamaños mínimos de perforación utilizados.

¿Alguna sugerencia de cómo hacer esto mejor y más eficientemente?

¡Gracias de antemano!

vlex

Hemos estado luchando para tener lo mismo. Ahora estamos bien con el tablero de 6 capas. Procesador Intel atom + DDR3 desde micras. Todo está bien ahora. Bueno para ir con 6 capas, para aprovechar DDR3
¿Qué quiere decir con "Es bueno ir con 6 capas, para aprovechar DDR3"?
Quise decir: nuestro diseño funcionaba con una placa de 6 capas, con DDR3 a máxima velocidad . Por lo tanto, la coincidencia fue buena y fue un esfuerzo de diseño único.
@vlex si tiene una placa con componentes solo en un lado , ¿cómo va a desacoplar 4 chips DDR3 y un procesador A7? Todos los diseños recomendados tienen las tapas de desacoplamiento en la parte posterior de la placa donde pueden estar cerca de las almohadillas de alimentación y tierra.

Respuestas (2)

El enrutador de telecomunicaciones del consumidor logra enrutar DDR2 y DDR3 en un tablero de 4 capas.

He trabajado en varios enrutadores, no en la fase de diseño, pero la gran mayoría de estos productos de alto volumen usan PCB con solo 4 capas. El uso de 6 capas genera mucha discusión sobre el costo y debe demostrar que realmente no puede hacer un tablero con 4 capas.

Un ejemplo de este tipo de producto: 2 chips DDR2-400 x16.

ingrese la descripción de la imagen aquí

Otro desmontaje de IHS pero las imágenes son de baja calidad, esta caja también cuenta con 2 chips DDR2 en una PCB de 4 capas: http://electronics360.globalspec.com/article/3410/netgear-super-hub-2-vmdg485-wireless-router -demoler

¿Está aprovechando el intercambio de bits y bytes que ofrece DDR3? Realmente puede ayudar al diseño al evitar muchos cruces.

Sobre los costos, estoy sorprendido de Kingston, nunca vi un producto con sus chips DDR. En telecomunicaciones veo principalmente Hynix, Nanya, Winbond y, a veces, Etron (tecnología).

También hablar de precios de cantidad de 1k significa para mí que está comprando a través de un distribuidor y no hablando con el fabricante. Por lo tanto, tomarse el tiempo de ponerse en contacto con el fabricante de la DRAM para negociar el precio no es algo que se deba hacer al final, ya que es posible que pueda tener algunos chips DRAM más fáciles de enrutar al mismo costo que una DRAM no negociada.
No ahorrará en el precio final de la lista de materiales, pero sí en la complejidad/factibilidad del diseño y quizás en EMC.

Editar: estás hablando de 2 x32 canales, si el pinout del controlador está mezclando los dos canales, no puedes lograr esto en una PCB de 4 capas.
Pero si los dos canales están más o menos separados, puede ser posible, sin embargo, es posible que deba sacrificar otras señales para permitir que pasen las señales DDR.

LPDDR3 también puede ayudar si el controlador lo admite.

La capa 4 es mala para EMI y la capa 6 es marginal pero posible en DDR3, mientras que la capa 8 es mejor que la capa 6. Más capas siempre es un mejor rendimiento para la diafonía y la EMI no deseada.

El precio debe ser proporcional al peso total del cobre en volumen o al número de capas , por lo que, a menos que tenga vías ciegas o enterradas (BBV), sus suposiciones sobre el costo son incorrectas. El costo de 8 capas vs 6 no es el doble. Use microvías y evite los BBV, que son grandes generadores de costos, o busque otra tienda.

www.ti.com/lit/an/scaa082/scaa082.pdf

también https://e2e.ti.com/support/arm/sitara_arm/f/791/t/407051

No es una mera suposición, es una comparación cruzada de los precios de las cantidades de creación de prototipos (menos de 30 piezas) en tantos comparadores de sitios de fabricación de PCB como sea posible, como pude encontrar (en total, diría que alrededor de 50 fabricantes diferentes). Sé que una vez que llegue a las miles y decenas de miles de piezas fabricadas, la diferencia de precio no importaría, pero hasta que sea grande, debo asegurarme de que mi diseño funcione correctamente (incluso si esto significa 2 o 3 veces más bajo velocidades de reloj para el primer par de iteraciones).
Habiendo dicho eso, sin embargo, ¡gracias por la entrada! Soy consciente de la multitud de complicaciones que surgen con el recuento de capas inferiores. Si dependiera totalmente de mí, me hubiera ido con 8 o 12 capas de inmediato, pero también aumenta bastante el precio, especialmente para alguien que intenta hacerlo de su propio bolsillo. Como dije anteriormente, incluso pensé en usar chips de matriz doble x32, lo que habría ahorrado un montón de rastros entre ambos rangos, pero 1 habría costado más que los 4 chips actualmente en uso combinados, incluso cuando calculando el precio contra 1k piezas.
@vlex, usted dice que debe asegurarse de que mi diseño funcione correctamente , pero ejecutarlo a un tercio de la velocidad del reloj no probará que así sea. Sus verdaderos problemas surgen cuando lo ejecuta a la velocidad prevista.
¿Cuántas capas al menos para el fanout y el enrutamiento DDR3 adecuados?
RespuestasAquíPolítica de privacidad1y, 0v