¿Se define tal estado o debo esperar un comportamiento aleatorio?
Durante el ciclo de temporización, cuando la salida es alta, la aplicación posterior de un pulso de activación no afectará al circuito siempre que la entrada de activación vuelva a ser alta al menos 10 μs antes del final del intervalo de temporización. Sin embargo, el circuito puede reiniciarse durante este tiempo mediante la aplicación de un pulso negativo al terminal de reinicio (pin 4) . La salida permanecerá entonces en el estado bajo hasta que se vuelva a aplicar un pulso de disparo.
En última instancia, esto no es específico si Reset está activo y se aplica Trigger.
De la hoja de datos 555 (Fairchild)
Cuando la entrada de señal baja se aplica al terminal de restablecimiento , la salida del temporizador permanece baja independientemente del voltaje de umbral o del disparador . Solo cuando la señal alta se aplica al terminal de reinicio, la salida del temporizador cambia según el voltaje de umbral y el voltaje de disparo.
Cada diagrama de bloques muestra la lógica 555 como un flip-flop. Restablecer (activo bajo) siempre anulará el gatillo.
Jim Dearden