¿Cuál es la diferencia entre la condición de carrera de Verilog, la propagación de X y la metaestabilidad?

Para responder a su pregunta, debe comprender la diferencia entre cómo funcionan los circuitos digitales y cómo funciona un lenguaje de modelado digital como Verilog, VHDL o SystemVerilog (HDL). Lo llamamos circuitos digitales , pero en realidad aplicamos voltajes/corrientes analógicas a las entradas de dispositivos analógicos que a su vez controlan los voltajes/corrientes de sus salidas. Las señales no van instantáneamente de 0 a 1, sino que cambian de un voltaje a otro durante un tiempo finito. Los HDL abstraen todo este comportamiento analógico en eventos discretos y cambian las señales de 0 a 1 o de 1 a 0 instantáneamente.

Una condición de carrera se refiere a un orden indeterminado entre el cambio de dos o más señales. Por lo general, una de las señales es un reloj y las otras son entradas de datos a un flop. Si los datos cambian antes del reloj, un flip-flip genera los datos actualizados . Si el reloj cambia antes que los datos, el flip-flop genera los datos antiguos . Sin embargo, en un mundo analógico, el cambio nunca es instantáneo. El fabricante del dispositivo le da una ventana de tiempo para garantizar la salida. Esto se denomina tiempo de configuración/retención . Si viola esa región, la salida puede ser metaestable, lo que significa que no pueden predecir la salida e incluso puede oscilar. Las fluctuaciones en las temperaturas y los voltajes dentro del sistema pueden influir en el orden de cambio de la señal.

En una simulación de eventos discretos, siempre hay un orden de cambios de señal, pero el lenguaje solo puede garantizar el orden hasta cierto punto, dependiendo de cómo elija modelarlo. Es posible tener una condición de carrera en su modelo, pero no en el diseño real. También es posible que su modelo tenga un orden predecible, pero el diseño real tiene una condición de carrera. Esto se debe a que su modelo HDL no tiene un modelo preciso de retrasos de dispositivos físicos.

La propagación X es casi un tema completamente diferente. X es una construcción de modelado HDL: es un estado que solo existe como una abstracción. Un dispositivo real siempre tiene un estado de salida real incluso si la metaestabilidad no puede predecirlo. La única relevancia es que algunos modelos pueden optar por generar un estado X cuando se produce una infracción de tiempo de configuración/retención.

Los HDL han hecho un mal trabajo al definir cómo se propagan los estados X en la simulación, muchas veces convirtiendo X en un estado 0 o falso. Las herramientas formales están comenzando a abordar este problema con mayor precisión. Pero este es un tema demasiado grande para responder aquí.